2 設(shè)計(jì)方案
2.1 網(wǎng)閘系統(tǒng)設(shè)計(jì)
2.1.1 內(nèi)外網(wǎng)接口的實(shí)現(xiàn)
考慮到x86架構(gòu)的安全問題,采用了完全不同于英特爾x86架構(gòu)的MIPS CPU。由于整個(gè)系統(tǒng)的數(shù)據(jù)交換速度達(dá)到千兆,必須要求所選擇的處理器具有很高的處理性能。據(jù)此選擇了PMC-Sierra公司的。RM7065C處理器。它是具有指令預(yù)取功能的雙發(fā)射對(duì)稱超標(biāo)量64位處理器,主頻600MHz,64位SysAD總線工作頻率為100MHz。GT64240是MarvelI公司的北橋芯片。該芯片擁有2個(gè)32／64位PCI接口,3個(gè)百兆網(wǎng)口,內(nèi)建有DMA控制器和PCI仲裁器,其內(nèi)部使用的Crossbar技術(shù)能夠提供高達(dá)100 Gbps的數(shù)據(jù)吞吐量,同時(shí)允許CPU、PCI、LAN、WAN和memoiy間數(shù)據(jù)的DMA無阻塞傳輸。Intel 82544GC千兆以太網(wǎng)芯片連接到北橋的PCIO口,數(shù)據(jù)傳輸采用DMA方式。82371AB是Intel 南橋芯片,與北橋的PCll口相連,為系統(tǒng)提供IDE接口;同時(shí),通過ISA總線連接I／O芯片,再憑借I／0芯片為系統(tǒng)提供PS／2鼠標(biāo)鍵盤接口。SDRAM為系統(tǒng)內(nèi)存,采用標(biāo)準(zhǔn)168腳SDRAM插槽,工作時(shí)鐘頻率133 MHz,大小為256 Mb。EEPROM使用29C040存放BIOS,大小為4Mb。
2.1.2隔離設(shè)備的實(shí)現(xiàn)
隔離設(shè)備由存儲(chǔ)介質(zhì)和FPGA控制芯片構(gòu)成。選用的FPGA是Xilinx公司的XC2V40。它是Virtex-II家族中的一員。Virtex-II系列FPGA是Xilinx公司開發(fā)的新一代大規(guī)模SRAM工藝的主流產(chǎn)品,存儲(chǔ)介質(zhì)使用的雙口SRAM采用的是兩片IDT公司的IDT70V3579S。采用位擴(kuò)展方式將32位寬度的數(shù)據(jù)擴(kuò)展成64位,以符合SDRAM的64位讀寫方式(64位數(shù)據(jù)位,8位校驗(yàn)位)。
MIPS體系架構(gòu)中,空間地址是統(tǒng)一編址的。北橋負(fù)責(zé)完成地址映射。北橋的SDRAM控制器的SCS[3:0]片選端對(duì)應(yīng)一定的地址段。當(dāng)CPU訪問內(nèi)存即這些地址段時(shí),就會(huì)使能相應(yīng)的SDRAM的片選信號(hào)。本設(shè)計(jì)使用L／R_SCS3選中FPGA,從而整個(gè)隔離設(shè)備開始工作。
利用片選使能雙口SRAM,并把雙口SRAM掛在SDRAM總線上,把雙口SRAM當(dāng)成SDRAM的一部分,但SDRAM和雙口SRAM不是同時(shí)選中。當(dāng)SPU訪問到相應(yīng)地址時(shí)就能對(duì)雙口SRAM進(jìn)行操作,從而完成數(shù)據(jù)擺渡的工作。但是,SDRAM操作規(guī)范和雙口SRAM的操作規(guī)范并不相同,并且如果2個(gè)CPU同時(shí)寫同一雙口SRAM地址時(shí)也會(huì)出錯(cuò),因此FPGA既要完成不同規(guī)范之間的協(xié)議轉(zhuǎn)換,還要完成對(duì)雙口SRAM存儲(chǔ)資源的統(tǒng)一管理。
為避免可能因?yàn)橥瑫r(shí)寫而出現(xiàn)錯(cuò)誤,把兩片雙口SRAM中32K×64位的資源以地址形式分成高低兩部分�？紤]到CPU對(duì)Cache每次存取數(shù)據(jù)的大小是2 KB,為了取得較好的Cache命中率,相應(yīng)地把雙口SRAM資源也分成2 KB大小的段。因?yàn)閮善p口SRAM共有258KB容量,這樣就變成了總共128段,并劃分成了高64段和低64段。把高64段作為左端北橋?qū)懭氩糠趾陀叶吮睒蜃x出部分,把低64段作為右端北橋?qū)懭氩糠趾妥蠖吮睒蜃x出部分。FPGA發(fā)出高7位地址L／R_SEG_AD[14：8]作為雙口SRAM的段地址(選中128段中的某一段),與北橋發(fā)出的14位地址L／R_ADD[13：0]中的低8位地址L／R_ADD[7：0](作為段內(nèi)地址,選中某一段中的某8B)組成DPRAM的15位的完整地址,訪問DPRAM。其示意圖如圖4所示。
2.2信號(hào)完整性設(shè)計(jì)
2.2.1 Sl仿真分析
實(shí)際設(shè)計(jì)中,運(yùn)用Cadence公司的SpeccctraQuest(以下簡(jiǎn)稱SQ)。SQ是一個(gè)功能強(qiáng)大并全面支持IBIS模型的仿真工具,它提供圖形化的拓?fù)浣Y(jié)構(gòu)顯示(在Sigxplorer中顯示,再調(diào)入SigWave顯示仿真結(jié)果的波形),可進(jìn)行完整的有損傳輸線SI分析：釋放鼠線提取布線前或布線后的互連參數(shù),從而控制驅(qū)動(dòng)能力、阻抗匹配、防止串?dāng)_和反射等設(shè)計(jì)。由于網(wǎng)閘主板中信號(hào)數(shù)量非常多,對(duì)全部信號(hào)進(jìn)行SI分析是不現(xiàn)實(shí)的,也是完全沒有必要的。這里采取了重點(diǎn)分析的策略,選取的重要信號(hào)是左邊外部子系統(tǒng)的共用信號(hào)L_SD_DP_CLK,它是北橋、兩片雙口SRAM—IDT公司的70V3579S(采用位擴(kuò)展方式將32位數(shù)據(jù)擴(kuò)展成64位以符合SDRAM讀寫方式)以及FPGA三者的共同時(shí)鐘信號(hào),對(duì)它進(jìn)行仿真分析,結(jié)果如圖6所示。
較粗的一根線是主時(shí)鐘芯片發(fā)出的數(shù)據(jù)信號(hào)L_SD_DP_CLK,另外四根較細(xì)的線分別是北橋、FPGA、兩片雙口SRAM(每片各需要一個(gè))的接收信號(hào)波形。無論是接收信號(hào),還是發(fā)送信號(hào),波形出現(xiàn)了嚴(yán)重的失真：在高電平和低電平的維持階段,信號(hào)很不平穩(wěn);在高電平處有明顯的振鈴效應(yīng);信號(hào)上升沿出現(xiàn)了非單調(diào)的情況,并且上升沿的切換時(shí)間很長;信號(hào)的下沖最大接近一900mV,某些信號(hào)在下沖幅值比較大時(shí)持續(xù)時(shí)間還比較長,可能會(huì)對(duì)接收端芯片造成損壞或影響。
針對(duì)仿真出現(xiàn)的情況進(jìn)行分析,注意到離驅(qū)動(dòng)芯片越遠(yuǎn),越容易出現(xiàn)超過門限的負(fù)過沖,且持續(xù)時(shí)間更長,幅度更大。同時(shí)一個(gè)驅(qū)動(dòng)芯片有多個(gè)接收芯片,要使驅(qū)動(dòng)芯片盡量處于多個(gè)接收芯片的中間位置,保證信號(hào)完整性。根據(jù)分析結(jié)果,對(duì)布局進(jìn)行了調(diào)整,為主時(shí)鐘驅(qū)動(dòng)芯片騰出了空間,相應(yīng)調(diào)整了其他接收芯片的相對(duì)位置,并注意調(diào)整了源端和負(fù)載端的端接電阻值。然后對(duì)此信號(hào)網(wǎng)絡(luò)進(jìn)行了第2次布線前仿真,其仿真波形如圖7所示。
圖7中,第1次出現(xiàn)的振鈴、非單調(diào)上升沿、下沖、上升沿切換時(shí)間過長等現(xiàn)象都得到了極大的改善;而且,與發(fā)送信號(hào)波形相比,除了一個(gè)接收信號(hào)稍微有一些差異以外,其他的接收信號(hào)幾乎與發(fā)送信號(hào)波形吻合,說明時(shí)延很小,信號(hào)完整性得到了保證。仿真結(jié)果令人滿意,這樣的布局也是可取的。前仿真作為對(duì)新設(shè)計(jì)探索性的仿真是成功的。
2.2.2差分信號(hào)布線策略
在千兆信號(hào)傳輸中,高速重要信號(hào)采用差分信號(hào)布線,可以更好地降低串?dāng)_、EMI等的影響。在差分線對(duì)的布局布線過程中,差分線對(duì)中的兩條PCB線應(yīng)完全一致,即確保差分線對(duì)中的PCB線具有完全一樣的阻抗并且布線的長度也完全一致;同時(shí)差分線對(duì)的布局布線應(yīng)盡可能地靠近。差分線用眼圖來分析仿真結(jié)果。仿真軟件設(shè)定隨機(jī)序列碼產(chǎn)生眼圖,并且可以輸入抖動(dòng)與偏移參數(shù)分析其對(duì)眼圖的影響。
2.2.3電源分配系統(tǒng)解決方案
在千兆系統(tǒng)中,要避免SSN的干擾,保證電源分配系統(tǒng)在帶寬范圍內(nèi)具有較低阻抗。一般在低頻段,采用去耦電容降低阻抗,高頻段主要考慮電源、地平面分布。SPECCTRAQuest可以分析由于封裝結(jié)構(gòu)造成的SSN的影響。其中的Power Integrity軟件采用頻域分析電源分配系統(tǒng),可以有效分析去耦電容數(shù)量與位置以及電源、地平面的影響效果。對(duì)EMC,則需要將控制EMC的各項(xiàng)設(shè)計(jì)規(guī)則應(yīng)用在設(shè)計(jì)的每一個(gè)環(huán)節(jié),實(shí)現(xiàn)在設(shè)計(jì)各環(huán)節(jié)上的規(guī)則驅(qū)動(dòng)和控制,設(shè)計(jì)完成測(cè)試驗(yàn)證后又可以形成新的規(guī)則應(yīng)用到新的設(shè)計(jì)中。
結(jié)語
本文講述了網(wǎng)閘的實(shí)現(xiàn)原理,給出一套MIPS千兆網(wǎng)閘的實(shí)現(xiàn)方案。該設(shè)計(jì)為同樣采用MIPS IV指令集的國產(chǎn)CPU龍芯2號(hào)的推廣和應(yīng)用提供了借鑒。同時(shí)提出的千兆系統(tǒng)PCB信號(hào)完整性設(shè)計(jì)方法具有很強(qiáng)的實(shí)用意義和先進(jìn)性,不僅能夠有效提高產(chǎn)品設(shè)計(jì)的性能,而且可以大幅縮短產(chǎn)品開發(fā)周期,降低開發(fā)成本。
