·通信庫(kù)函數(shù)軟件包。主要是DSP指令和函數(shù)庫(kù);信號(hào)流變換庫(kù);調(diào)制解調(diào)算法庫(kù);信道糾錯(cuò)編碼算法庫(kù);信源編碼算法庫(kù)等。 由以上模塊組成的基于VME總線的軟件無(wú)線電系統(tǒng)結(jié)構(gòu)如圖2所示。
３ 軟件無(wú)線電中的一種DSP模式分析
軟件無(wú)線電是對(duì)整個(gè)工作頻段（25MHz左右）進(jìn)行數(shù)字化,中頻和基帶處理采用數(shù)字信號(hào)處理方式。所以,DSP技術(shù)是軟件無(wú)線電技術(shù)的工作重心。本文采用定點(diǎn)DSP芯片’C541作為數(shù)據(jù)處理的核心。
3.1 TMS320C541簡(jiǎn)介
TMS320C541是TI公司一種定點(diǎn)高性能的數(shù)字處理芯片。它具有改進(jìn)的哈佛結(jié)構(gòu)、高并行結(jié)構(gòu)CPU、片內(nèi)存儲(chǔ)器、在片外圍接口及一套高效的指令集。其主要特征包括：
·CPU特征：三條獨(dú)立的16位數(shù)據(jù)總線和一條程序總線;40位算術(shù)邏輯單元（ALU）,包括一個(gè)40位桶形移位器和兩個(gè)獨(dú)立的40位累加器;17位并行乘法器與一個(gè)專(zhuān)用40位加法器聯(lián)合以執(zhí)行單指令周期乘／加（MAC）操作;用于Viterbi操作加／比較選擇的比較、選擇和存儲(chǔ)單元（CSSU）;指數(shù)編碼器以計(jì)算40位累加器中數(shù)值的指數(shù)部分;兩個(gè)地址發(fā)生器,包括8個(gè)輔助寄存器和2個(gè)輔助寄存器算術(shù)單元。
·存儲(chǔ)器：192K字（16位）最大可尋址存儲(chǔ)空間,包括64K字程序空間、64K字?jǐn)?shù)據(jù)空間和64K字I/O空間;28KＫ字單口片內(nèi)ROM,其中8K字既可定義為程序空間也可定義為數(shù)據(jù)空間;5K字雙口片內(nèi)RAM。
·指令集：?jiǎn)沃噶钪貜?fù)和塊重復(fù)操作;內(nèi)存塊移動(dòng)指令;32位指令字;2或3個(gè)操作數(shù)讀取指令;可并行存儲(chǔ)和讀取算術(shù)指令;條件存儲(chǔ)指令;中斷快速返回指令。
·外圍接口：軟件可編程等待狀態(tài)發(fā)生器;可編程空插入操作;片內(nèi)鎖相環(huán)時(shí)鐘發(fā)生器;兩個(gè)可支持8位和16位傳送的全雙工標(biāo)準(zhǔn)串行口：一個(gè)16位定時(shí)器;外部總線斷開(kāi)控制;數(shù)據(jù)總線保持器。
·其它：功耗控制指令如IDLE１、IDLE２、IDLE３,可使芯片運(yùn)行于不同的低功耗狀態(tài);IEEE標(biāo)準(zhǔn)1149．1JTAG2仿真測(cè)試端口;指令周期為25ns。
由于TMS320541有兩個(gè)標(biāo)準(zhǔn)串行口,實(shí)現(xiàn)中可將串口１接A/D轉(zhuǎn)換器,以接收或發(fā)送模擬信號(hào)。串口０用以傳送和接收已壓縮的碼流。模擬界面A/D轉(zhuǎn)換器選用TI公司的TLC32AC01,由’C541對(duì)它進(jìn)行初始化,其時(shí)鐘由片外頻率為10.36MHz的石英振蕩器提供�！疌541串口１的幀接收和發(fā)送的同步信號(hào)（FSR和FSX）由TLC320AC01提供。
3.2 ’C541構(gòu)成軟件無(wú)線電中一種模式分析
采用專(zhuān)門(mén)的可編程芯片,將中頻下變頻,然后再進(jìn)行DSP處理,數(shù)字下變頻器（DDC）可完成從寬帶信號(hào)中提取有用信號(hào)的功能,其最大輸入速率為75Mbps(16bit),通過(guò)編程可以控制速率和輸出格式。圖３為’C541和DDC組成的一種軟件無(wú)線電系統(tǒng)模式。
圖中’C541可選用多個(gè)進(jìn)行并行處理工作。其軟件實(shí)現(xiàn)中的幾個(gè)關(guān)鍵技術(shù)包括：
·數(shù)據(jù)格式：由于’C541是16位定點(diǎn)數(shù)字信號(hào)處理器,為了實(shí)現(xiàn)過(guò)去’C40浮點(diǎn)運(yùn)算的數(shù)據(jù)處理格式,這里必須用定點(diǎn)數(shù)來(lái)表示浮點(diǎn)數(shù),這樣盡管提高了速度卻很可能導(dǎo)致運(yùn)算精度不夠。在實(shí)現(xiàn)時(shí)采用下述幾種方法：對(duì)精度過(guò)高的地方,將計(jì)算的中間變量采用32位來(lái)表示;對(duì)有些幅度變化較大的數(shù)值,采用適當(dāng)?shù)姆椒▉?lái)減小幅度變化,從而在同樣的數(shù)據(jù)格式下提供較高的精度。
·存儲(chǔ)器空間分配：’C541片內(nèi)存儲(chǔ)區(qū)包括5K雙口RAM和28K單口ROM。在一般應(yīng)用中只使用RAM。若RAM不夠,可通過(guò)外接RAM或選用其它’C54x來(lái)解決。當(dāng)處理的數(shù)據(jù)量較大時(shí)也可以采用多個(gè)’C541芯片并行處理的方法。處理時(shí),可將存儲(chǔ)區(qū)分成不同的段,以存放程序、已初始化數(shù)據(jù)和未初始化數(shù)據(jù),并為’C541重新設(shè)置了堆棧和中斷向量表。
·多片DSP互連技術(shù)。DSP多片互連技術(shù)有基于直接存儲(chǔ)器存儲(chǔ)的多處理器互連、基于全局和局部存儲(chǔ)器的多處理器互連以及基于高速緩沖通道的多處理器互連技術(shù)�；跐M足高速處理和軟件重構(gòu)雙重要求的多頻段多功能電臺(tái)必須采用基于全局和局部存儲(chǔ)器的多處理器互連技術(shù)
。這是因?yàn)槠溥B接鏈路加快了數(shù)據(jù)流的速度,同時(shí)統(tǒng)一的地址空間和專(zhuān)用的控制操作簡(jiǎn)化了存儲(chǔ)器的訪問(wèn)與處理過(guò)程,而內(nèi)部的存儲(chǔ)器簡(jiǎn)化了I/O的數(shù)據(jù)流量從而減輕了總線的瓶頸效應(yīng)。其互連模式如圖４所示。
在具體應(yīng)用’C541設(shè)計(jì)軟件無(wú)線電系統(tǒng)時(shí)還會(huì)有許多問(wèn)題出現(xiàn),如信號(hào)幅度的有效控制、系統(tǒng)的穩(wěn)定性分析以及MIPS（每秒執(zhí)行百萬(wàn)條指令）的分配和多個(gè)DSP系統(tǒng)中的總線仲裁等還需要進(jìn)一步的研究分析。
總之,軟件無(wú)線電中DSP技術(shù)起著舉足輕重的作用,DSP技術(shù)的優(yōu)化應(yīng)用直接決定了軟件無(wú)線電系統(tǒng)的性能價(jià)格比。在目前的DSP中,’C541是一種較好選擇,尤其是其靈活的低功耗指令設(shè)置,使軟件無(wú)線電的應(yīng)用會(huì)更加廣泛,從而加速新一代無(wú)線通信技術(shù)的飛速發(fā)展。
