使用ＡＤ７００８內(nèi)部參考電壓（ＶＲＥＦ＝１．２７Ｖ）,ＲＳＥＴ≈３９０Ω時為滿刻度電流輸出。在管腳ＩＯＵＴ與地之間接入５０Ω電阻,輸出信號峰－峰值為１Ｖ的跳頻信號。Ｐ１．０,Ｐ１．１分別控制芯片復位和頻率寄存器的選擇。根據(jù)電路,ＲＡＭ６１１６地址為００００Ｈ～０７ＦＦＨ,并行寄存器地址為４０００Ｈ,命令寄存器地址為８０００Ｈ,頻率寄存器０地址為０Ａ０００Ｈ,頻率寄存器１地址為０Ａ８００Ｈ,相位寄存器地址為０Ｂ０００Ｈ,ＩＱ寄存器地址為０Ｂ８００Ｈ。相位寄存器的值為差分相位,０、π／４、π／２、３π／４、π、５π／４、３π／２、７π／４分別對應寄存器的值（低１２位）為：０００Ｈ、２００Ｈ、４００Ｈ、６００Ｈ、８００Ｈ、０Ａ００Ｈ、０Ｃ００Ｈ、０Ｅ００Ｈ。跳頻信號的跳頻定時由定時器０中斷來實現(xiàn)：跳頻速率２５６０跳／秒,定時時間為３９０．６２５μｓ。
３ 程序?qū)崿F(xiàn)
該調(diào)制系統(tǒng)的軟件流程圖如圖３所示。
跳頻信號的調(diào)制關(guān)鍵是跳頻碼的發(fā)生和ＤＤＳ的控制。短波ＦＨ／ＤＱＰＳＫ系統(tǒng)要求有良好特性的跳頻序列,混沌理論的發(fā)展為跳頻序列的產(chǎn)生提供了一種新的方法。利用混沌非線性來產(chǎn)生跳頻序列,其跳頻圖案的性能比較好。文獻[４]介紹了用單片機實現(xiàn)Ｌｏｇｉｓｔｉｃ混沌ＦＨ序列的發(fā)生。目前,混沌序列的研究主要是硬件實現(xiàn)的有限字長問題。我們用單片機實現(xiàn)基于Ｌｅｍｐｅｌ－Ｇｒｅｅｎｂｅｒｇｅｒ模型（簡稱Ｌ－Ｇ模型）[５]的ｍ序列,選取周期為６３,并可以為用戶提供不同的ｍ序列。它可以用于通信開始時采用短碼引導長碼[６]的混沌初值傳遞的跳頻同步捕獲系統(tǒng)（必須對ｍ序列進行寬間隔處理以適合短波跳頻系統(tǒng)）。圖４是示波器顯示的基帶跳頻信號波形。
以上討論了以單片機控制ＤＤＳ技術(shù)為核心實現(xiàn)跳頻信號的調(diào)制設計方法,編寫了部分實驗程序。在系統(tǒng)的調(diào)試中發(fā)現(xiàn),示波器顯示波形出現(xiàn)相位沒有正確調(diào)制在某一跳頻點上,信號先在新跳頻頻率上以正弦波（選同相輸出）形式出現(xiàn)一定時間,當新的相位移至ＤＤＳ的相位寄存器后才使信號有新的相位。
經(jīng)分析得知,這是由于ＡＤ７００８芯片從并口寄存器的數(shù)據(jù)轉(zhuǎn)移至頻率與相位寄存器沒有同時進行的緣故。這可以更換其它ＤＤＳ芯片來解決,如ＡＤ９８５０[７],其頻率和相位數(shù)據(jù)可以同時輸入（頻率字為３２ｂｉｔ,相位字為５ｂｉｔ,休眠、廠家測試控制字為３ｂｉｔ,共４０ｂｉｔ）,來控制實現(xiàn)高速ＤＤＳ技術(shù)。另外,實現(xiàn)的僅為數(shù)字信號的基帶跳頻信號調(diào)制,還必須進行二次調(diào)制成短波單邊帶（ＳＳＢ）信號才能發(fā)射出去。如果采用更高輸出最高頻率的ＤＤＳ芯片,即可實現(xiàn)短波跳頻信號的一次性調(diào)制。隨著制造工藝的提高,這是能夠?qū)崿F(xiàn)的。目前ＤＤＳ芯片已做到１ＧＨｚ以上。更好的辦法是采用ＤＤＳ與鎖相環(huán)（ＰＬＬ）技術(shù)相結(jié)合來實現(xiàn),它具有較高的頻率穩(wěn)定度、準確度和分辨力,并具有體積小、功耗低、操作方便等特點。
