對(duì)自學(xué)習(xí)過(guò)程的測(cè)試結(jié)果φ（x）和時(shí)延τ（x）進(jìn)行統(tǒng)計(jì)分析（自學(xué)習(xí)過(guò)程采用error and re-rty的方法）,總結(jié)出不同的業(yè)務(wù)接口板、網(wǎng)絡(luò)接口板以及傳輸接口板的時(shí)延參數(shù),確定各接口板相應(yīng)的工作時(shí)鐘相位,形成統(tǒng)一的相位延參數(shù)表項(xiàng)。
（3）時(shí)延參數(shù)的設(shè)定
按照統(tǒng)計(jì)分析出的時(shí)延參數(shù)表項(xiàng)內(nèi)容,通過(guò)底層驅(qū)動(dòng)軟件注冊(cè)給ILP分組流處理單元的各處理模塊、各子板處理模塊。各模塊的PFGA按此時(shí)延參數(shù)產(chǎn)生“讀/寫”或其它使能控制信號(hào)以及數(shù)據(jù)總線的同步鎖存時(shí)鐘相位,以保證ILP分組流處理單元與其它子板之間數(shù)據(jù)交互的同步和可靠。
此外,上層網(wǎng)管軟件提供了專用的時(shí)延參數(shù)在線（in-process）修正接口,作為上層軟件對(duì)系統(tǒng)運(yùn)行可靠性的實(shí)時(shí)管理與控制措施之一。
3 ILP標(biāo)簽包的同步處理
對(duì)于ILP標(biāo)簽包的總線傳輸同步,常規(guī)做法是利用巴克碼（Bark Code）同步序列,即在每個(gè)ILP之間插入一定數(shù)量的Bark碼,但顯然降低了數(shù)據(jù)承載效率。筆者在系統(tǒng)設(shè)計(jì)中充分利用了緩沖隊(duì)列寄存器（FIFO）的34位數(shù)據(jù)總線的特點(diǎn),簡(jiǎn)化了ILP包的首層同步問題。具體的方式如下：
（1）系統(tǒng)背板或單板內(nèi)傳輸?shù)臄?shù)據(jù)總線寬度為34位,
其中32位作為有效ILP包數(shù)據(jù)總線,其余高兩位可作為ILP包首尾標(biāo)識(shí),如圖7所示。當(dāng)最高兩位為“10”時(shí),指示該字為ILP包的頭;當(dāng)最高兩位為“01”時(shí),指示該字為ILP包結(jié)束;當(dāng)最高兩位為“00”時(shí),指示該字為ILP包間字;當(dāng)最高兩位為“11”時(shí),指示總線傳輸故障。
（2）由前面的討論可知,由于數(shù)據(jù)和使能信號(hào)的背板總線傳輸時(shí)延存在不一致性,如果按常規(guī)的方法將一個(gè)ILP包的尾標(biāo)志加注在數(shù)據(jù)流的末尾,有可能使板間包傳輸失步（ILP包首尾交迭或首尾丟失）,即當(dāng)ILP分組流處理單元讀到當(dāng)前ILP包的尾標(biāo)志時(shí),下一包的包頭數(shù)據(jù)可能已由子板打入總線,而此時(shí)ILP分組流處理單元有可能已轉(zhuǎn)去訪問（輪循）其它子板。結(jié)果使原訪問單元包頭丟失,現(xiàn)訪問單元包頭錯(cuò)誤,人為地造成包傳輸錯(cuò)誤的發(fā)生。為此,本系統(tǒng)的ILP分組流處理單元采用一種特殊的包尾指示方法,即包尾標(biāo)識(shí)不直接放在ILP包的最后一個(gè)長(zhǎng)字（32bit總線）上,而是把ILP包尾指示放在內(nèi)部分組包的倒數(shù)第n個(gè)長(zhǎng)字上：
n=[r·τ/ι]+1
其中τ為時(shí)延參數(shù),r為總線速率,ι為長(zhǎng)字bit數(shù),[·]表示取最大整數(shù)。當(dāng)子板發(fā)送出包尾指示后再發(fā)n個(gè)長(zhǎng)字到數(shù)據(jù)總線,而主板收到包尾指示時(shí)再讀n個(gè)長(zhǎng)字結(jié)束該包,實(shí)現(xiàn)完整的包傳輸同步。
（3）為使“主從”結(jié)構(gòu)總線傳輸雙方都有更充分的時(shí)間來(lái)檢測(cè)和處理內(nèi)部標(biāo)簽包的首尾標(biāo)志位,保證ILP包總線傳輸不產(chǎn)生首尾混迭,本系統(tǒng)除了采用以上闡述的特殊包尾標(biāo)識(shí)技術(shù)外,還在包與包之間添加一定數(shù)目的空閑字節(jié)（Idle Bytes）�？臻e字節(jié)的添加數(shù)m是系統(tǒng)啟動(dòng)時(shí)進(jìn)行自適應(yīng)時(shí)延匹配訓(xùn)練過(guò)程中確定的,并且在系統(tǒng)的運(yùn)行中可通過(guò)網(wǎng)管接口指令實(shí)現(xiàn)對(duì)m值的修改。
在高速背板總線連接系統(tǒng)中,由于模塊間的連接關(guān)系是“一點(diǎn)對(duì)多點(diǎn)”、“多級(jí)驅(qū)動(dòng)隔離”、“高速電氣”交互式的總線接口關(guān)系,板間總線時(shí)延存在離散性,因此bit位同步和包同步是I/O操作的關(guān)鍵問題。對(duì)于bit位同步,本文討論了系統(tǒng)中采用的“多級(jí)復(fù)接時(shí)延自適應(yīng)匹配技術(shù)”,即系統(tǒng)起始時(shí)按半時(shí)鐘周期為調(diào)節(jié)步長(zhǎng)進(jìn)行固定碼字的bit同步訓(xùn)練,得至固定的時(shí)鐘相位延遲,設(shè)置FPGA硬件實(shí)現(xiàn)bit同步;對(duì)于包傳輸同步,筆者在系統(tǒng)設(shè)計(jì)中充分利用了緩沖隊(duì)列寄存器（FIFO）的34位數(shù)據(jù)總線的特點(diǎn),簡(jiǎn)化了ILP包的頭尾同步問題,即在背板或單板內(nèi)傳輸?shù)臄?shù)據(jù)總線為34位,32位作為有效ILP包數(shù)據(jù)總線,其余高兩位作為頭尾標(biāo)志。同時(shí)為了避免“主從”總線交換時(shí)發(fā)生ILP包首尾交迭現(xiàn)象,本文提出了一種特殊的尾標(biāo)志添加技術(shù)和Idle字節(jié)隔離技術(shù)。
通過(guò)1999～2000年度國(guó)家“863”計(jì)劃通信技術(shù)主題的重大課題“實(shí)用化綜合接入系統(tǒng)研究與開發(fā)”（863-317-01-01-01-99）的研發(fā)實(shí)踐,本文提到的多級(jí)復(fù)接自適應(yīng)bit同步技術(shù)、“一對(duì)多”總線交換包同步技術(shù)是十分有效、可靠的。
但是,在ILP包之間引入空閑字節(jié)后,顯然對(duì)系統(tǒng)的傳輸效率是有影響的,例如：
（1）對(duì)于話音業(yè)務(wù)。由于話音業(yè)務(wù)采用的是11個(gè)長(zhǎng)字為一個(gè)內(nèi)部標(biāo)簽包長(zhǎng)度的,當(dāng)ILP分組處理單元包加入大多的空閑字節(jié)（Idle Bytes）時(shí),可能會(huì)抵銷系統(tǒng)對(duì)接入的話音業(yè)務(wù)的壓縮功效;
（2）對(duì)于極短IP包,也會(huì)出現(xiàn)同樣的問題;
（3）對(duì)于較長(zhǎng)內(nèi)部標(biāo)簽包,這種技術(shù)顯然是非常有效的一種方法。
