本系統(tǒng)采取雙映射方式來(lái)完成C5410與PCI9052的連接。第一個(gè)映射是將HPI口的四個(gè)寄存器分別映射到PCI空間的四個(gè)16位I/O口上。上層系統(tǒng)可以通過(guò)訪問(wèn)I/O端口的方式來(lái)訪問(wèn)這四個(gè)寄存器,而依照HPI口的工作流程就可以間接地訪問(wèn)C5410內(nèi)部存儲(chǔ)器。這四個(gè)寄存器和PCI9052本地I/O空間的對(duì)應(yīng)關(guān)系如下：
HPIC——100H
HPIDC——104H
HPIA——108H
HPIDS——10CH
在這種映射方式下,上層系統(tǒng)可以通過(guò)PCI的I/O訪問(wèn)方式直接訪問(wèn)HPI口的四個(gè)寄存器,操作很直觀。但是由于I/O訪問(wèn)無(wú)法進(jìn)行突發(fā)傳輸,
大大限制了數(shù)據(jù)傳輸速度。
第二種映射方式是將HPIDC寄存器映射成PCI空間的一個(gè)長(zhǎng)度為2000H的8位存儲(chǔ)器塊。上層系統(tǒng)對(duì)該地址空間內(nèi)任一單元的讀寫(xiě)操作都會(huì)被映射成對(duì)HPIDC的讀寫(xiě)訪問(wèn),因此從該空間內(nèi)讀取一個(gè)長(zhǎng)度為2000H的存儲(chǔ)器塊就會(huì)被映射成對(duì)HPIDC的2000H次讀取操作,效果等效于從DSP內(nèi)部存儲(chǔ)器中讀取連續(xù)1000H個(gè)16位字。寫(xiě)入的情況也類(lèi)似。由上述可以看出,實(shí)際上這種模式形成了一個(gè)PCI存儲(chǔ)器空間和DSP內(nèi)部存儲(chǔ)空間之間一一對(duì)應(yīng)的直接映射。
在這種情況下,數(shù)據(jù)在PCI總線上可以突傳輸,所以大大提高了數(shù)據(jù)讀寫(xiě)速度。但是如果把四個(gè)寄存器都映射為這個(gè)模式,接口邏輯會(huì)變得非常復(fù)雜。
上述兩種模式都有局限性,因此本系統(tǒng)同時(shí)采用了兩種映射模式。利用I/O映射來(lái)訪問(wèn)控制、地址寄存器和單個(gè)數(shù)據(jù)口,而用存儲(chǔ)器映射來(lái)訪問(wèn)連續(xù)數(shù)據(jù)口。
在這種配置方法下,PCI9052和HPI口之間的硬件連接,主要利用PCI9052的讀寫(xiě)控制信號(hào)ADS#、LBE[3..0]#、LW/R#、LRDY#和部分地址信號(hào)LA[3..2]進(jìn)行簡(jiǎn)單的時(shí)序和邏輯轉(zhuǎn)換后來(lái)生成HPI口的讀寫(xiě)控制信號(hào)HBIL、HDS1#、HCNTL0/1、HR/W#。由于HPI口的訪問(wèn)時(shí)鐘是C5410的外部頻率CLKOUT的5分頻,所以PCI9052的本地時(shí)鐘采用CLKOUT/5。
所有控制信號(hào)的接口邏輯和時(shí)序轉(zhuǎn)換都是由CPLD來(lái)完成,具體的連接方式如圖2所示。
4 系統(tǒng)的軟件設(shè)計(jì)
數(shù)據(jù)的采集與預(yù)處理需要在C5410數(shù)據(jù)存儲(chǔ)器中開(kāi)辟三種存儲(chǔ)塊：一種是DATA BUFFER,它與PMC4351中各個(gè)時(shí)隙的FIFO一一對(duì)應(yīng),用于緩存每個(gè)時(shí)隙上采集到的消息數(shù)據(jù);第二是DATA POOL（大小為1000H字）,這是一個(gè)消息數(shù)據(jù)地,消息數(shù)據(jù)在DATA BUFFER中存滿(mǎn)一整條消息后,就進(jìn)行一些相應(yīng)的預(yù)處理,加上一些TS包頭后,形成一個(gè)新的消息包,存入到DATA POOL中;另外還要再開(kāi)辟一個(gè)大小為1000H字節(jié)的存儲(chǔ)塊HPI RAM,用于上層系統(tǒng)通過(guò)HPI來(lái)訪問(wèn),這樣就將DSP的數(shù)據(jù)采集部分與上層系統(tǒng)通信部分相互隔離開(kāi)來(lái),互不干擾。在DATA POOL中存滿(mǎn)數(shù)據(jù)后,就進(jìn)行打包,形成一個(gè)大的數(shù)據(jù)包,交給HPI RAM,通過(guò)PCI總線交給上層系統(tǒng),進(jìn)行進(jìn)一步處理。整體的數(shù)據(jù)流圖如圖3所示。
由于DSP芯片的中斷引腳數(shù)目有限,而且中斷工作方式容易造成各個(gè)時(shí)隙數(shù)據(jù)采集不均勻的情況,本系統(tǒng)采用了輪詢(xún)的工作方式。
軟件的具體流程如圖4所示。
本文提出的雙映射配置方法和DSP軟件工作策略,成功地將C5410 DSP和PCI總線相互連接,接口具有邏輯簡(jiǎn)單、操作方便、效率高等優(yōu)點(diǎn)。在C5410的CLOCKOUT配置成64MHz的前提下,兩者之間數(shù)據(jù)傳輸速率理論峰值可達(dá)12.8Mbps,實(shí)際系統(tǒng)實(shí)現(xiàn)的平均速率達(dá)到了10Mbps。由于本系統(tǒng)采用的鏈路采集芯片的微處理器接口最高速率為2Mbps,限制了同時(shí)采集時(shí)隙的數(shù)目,從而限制了本系統(tǒng)的整體采集性能。因此采用更加高性能的采集芯片,可以充分發(fā)揮HPI口與PCI9052之間的高速數(shù)據(jù)連接,同時(shí)系統(tǒng)也可以升級(jí)到同時(shí)采集10條E1鏈路。
本文實(shí)現(xiàn)的數(shù)據(jù)采集系統(tǒng)工作良好,并已經(jīng)在電信部門(mén)得到采用。本系統(tǒng)具有應(yīng)用領(lǐng)域廣、可升級(jí)能力強(qiáng)、使用方便等特點(diǎn)。該系統(tǒng)目前已經(jīng)不僅僅用于采集移動(dòng)通信數(shù)據(jù),也開(kāi)始應(yīng)用于采集V5、七號(hào)信號(hào)等協(xié)議的數(shù)據(jù),滿(mǎn)足了系統(tǒng)功能設(shè)計(jì)的要求。
