|
| | 6 | 8 | X1 | I | 3.57954M H晶體諧振器應連至X1和X2。當器件采用3.579545MHz外部時鐘時,它應通過1個100pF的AC耦合電容加至X2（而非X1）,且X1應該懸空 |
| 7 | 10 | X2 | O |
| 8 | 12 | CLK | O | 3.579545MH時鐘信號輸出 |
| 9 | 13 | RD | O | Modem接收串行數(shù)據輸出。數(shù)字“1”和“0”分別對應“Mark”和“Space”。當CD（載波檢測）關斷時,RD被保持在“Mark”狀態(tài) |
| 10 | 15 | CD | O | FSK接收信號和應答信號控制。數(shù)字“0”和“1”分別表示“檢測到”和“未檢測到” |
| 11 | 17 | XD | I* | Modem發(fā)送串行數(shù)據輸入。數(shù)字“0”和“1”分別對應“Mark”和“Space” |
| 12 | 18 | RS | I* | FSK信號和應答信號發(fā)送使能腳。當數(shù)字“0”加至RS時,被使能 |
| 13 | 19 | TEST | I* | 芯片測試輸入。TEST應為開路或數(shù)字“1” |
| 14 | 20 | MOD1 | I* | 工作模式選擇。參見表2 |
| 15 | 22 | MOD2 | I* |
| 16 | 24 | AOG | I* | 模擬發(fā)送信號幅度選擇：數(shù)字“1”--10dBm(典型值,AO腳);數(shù)字“0”--4dBm(典型值,AO腳) |
66821730(技術支持)
