| 摘要：介紹了數(shù)字正交上變頻器ＡＤ９８５６的工作原理及使用方法,并給出了其在數(shù)字音頻廣播（ＤＡＢ）發(fā)射系統(tǒng)中的具體應(yīng)用。 關(guān)鍵詞：數(shù)字正交調(diào)制 上變頻 ＤＡＢ 正交調(diào)制是一種常用的調(diào)制技術(shù)。在以往的通信系統(tǒng)中,一般都由模擬電路實現(xiàn),由于很難保證兩路載波的正交性,調(diào)制的效果往往不太理想,因而逐漸被數(shù)字調(diào)制所取代。ＡＤ９８５６是ＡＤ公司生產(chǎn)的一種通用、高性能的數(shù)字正交上變頻器件,具有集成度高、性能好、體積小、功耗低等特點,使用該器件很容易實現(xiàn)信號的數(shù)字正交調(diào)制。 １ ＡＤ９８５６的結(jié)構(gòu)和工作原理 ＡＤ９８５６內(nèi)部電路結(jié)構(gòu)如圖１所示。主要分為數(shù)據(jù)復(fù)合、過采樣濾波、正交調(diào)制、數(shù)模轉(zhuǎn)換和控制電路等單元。 １．１ 數(shù)據(jù)復(fù)合 ＡＤ９８５６內(nèi)部的數(shù)據(jù)格式是１２ｂｉｔ的二進(jìn)制補(bǔ)碼。但數(shù)據(jù)輸入接口能支持３種字長：１２ｂｉｔ（Ｄ１１～Ｄ０）,６ｂｉｔ（Ｄ１１～Ｄ６）,３ｂｉｔ（Ｄ１１～Ｄ９）。因此需要一個數(shù)據(jù)復(fù)合器將輸入的數(shù)據(jù)進(jìn)行復(fù)合,形成１２ｂｉｔ的統(tǒng)一格式。另外,基帶信號的Ｉ、Ｑ分量是交替輸入的,所以數(shù)據(jù)復(fù)合器還需對輸入數(shù)據(jù)進(jìn)行識別,將其轉(zhuǎn)換成Ｉ、Ｑ兩路并行數(shù)據(jù)流,送往下一級電路。 １．２ 過采樣濾波 由數(shù)據(jù)復(fù)合器輸出的并行Ｉ／Ｑ數(shù)據(jù)流需經(jīng)過濾波器進(jìn)行過采樣。ＡＤ９８５６的過采樣濾波器分為兩級：半帶濾波器ＨＢＦ和級聯(lián)積分梳狀ＣＩＣ濾波器,它們都具有低通的頻響特性。而ＨＢＦ又分為三級：ＨＢＦ１、ＨＢＦ２、ＨＢＦ３,其中ＨＢＦ３是可選的。 每一級ＨＢＦ可使數(shù)據(jù)的采樣率提高一倍。為了使信號頻帶處于濾波器通帶的平坦部分,就要提高ＨＢＦ的截止頻率。也就是說數(shù)據(jù)在輸入ＡＤ９８５６之前要進(jìn)行過采樣。一般情況下,兩倍的過采樣率已經(jīng)足夠。 ＡＤ９８５６中的ＣＩＣ實際上是一個可編程的過采樣濾波器,過采樣率的范圍是：２≤Ｒ≤６３。隨著Ｒ的改變,ＣＩＣ會引入不同的插入損耗。為了補(bǔ)償這一損耗,用戶可以設(shè)置ＣＩＣ增益位,使得ＣＩＣ的輸出增大一倍。但在這種工作模式下,必須確保輸出信號不會溢出。 １．３ 正交調(diào)制 ＡＤ９８５６的正交調(diào)制就是將基帶信號的頻譜頻移到所需要的載波頻率上（即通常所說的上變頻）。正交調(diào)制所需要的余弦、正弦兩路數(shù)字載波由一個高速的直接數(shù)字綜合器（ＤＤＳ）產(chǎn)生,其頻率可通過設(shè)置相應(yīng)的寄存器來控制。這兩路數(shù)字載波分別與ＣＩＣ輸出的Ｉ、Ｑ兩路數(shù)據(jù)相乘,然后再相加或相減,即得到調(diào)制后的數(shù)字中頻信號。 ＣＩＣ輸出的Ｉ／Ｑ數(shù)據(jù)的采樣率與ＤＤＳ數(shù)字載波的采樣率是相同的,也就是ＡＤ９８５６的系統(tǒng)時鐘頻率（ＳＹＳＣＬＫ）。所以調(diào)制后的信號實際上是一組采樣率為ＳＹＳＣＬＫ的數(shù)據(jù)流。 １．４ 數(shù)模轉(zhuǎn)換 調(diào)制后的數(shù)字信號要經(jīng)過一個１２位的ＤＡＣ,轉(zhuǎn)換成模擬信號。ＤＡＣ通過零階保持實現(xiàn)數(shù)模轉(zhuǎn)換。由于零階保持效應(yīng),其輸出信號的頻譜實際上是被ＳＩＮＣ包絡(luò)加權(quán)過的。因此需要在ＤＡＣ前面加上一個反ＳＩＮＣ型濾波器（ＩＳＦ）,對輸入數(shù)據(jù)流進(jìn)行預(yù)處理,以校正ＳＩＮＣ包絡(luò)造成的失真。 數(shù)模轉(zhuǎn)換過程會在ｎ×ＳＹＳＣＬＫ±ＦＣＡＲＲＩＥＲ（ｎ＝１,２,３）處產(chǎn)生干擾信號,這些干擾信號可以通過一個外接ＲＬＣ濾波器濾除。一般情況下,使用一個７階橢圓低通濾波器即可。ＡＤ９８５６提供兩路互補(bǔ)的兩個電流輸出,輸出電流的滿額值ＩＯＵＴ范圍是５～２０ｍＡ,可通過電阻ＲＳＥＴ來設(shè)置,關(guān)系為： ＲＳＥＴ＝３９．９３６／ＩＯＵＴ １．５ 控制單元 ＡＤ９８５６提供了一個靈活的同步串行通信端口,該串口與絕大多數(shù)同步傳輸格式（例如Ｍｏｔｏｒｏｌａ ６９０５／１１ ＳＰＩ 和Ｉｎｔｅｌ ８０５１ ＳＳＲ協(xié)議）相兼容。所以很容易實現(xiàn)與微控制器或微處理器的接口。這個接口可以讀寫ＡＤ９８５６的所有寄存器。 控制單元根據(jù)各個寄存器的內(nèi)容,設(shè)置ＡＤ９８５６的工作模式。ＡＤ９８５６還提供了一個與ＡＤ８３２０（可編程電纜驅(qū)動放大器）進(jìn)行通信的串口。控制單元可以通過這個串口直接設(shè)置ＡＤ８３２０的增益。 ２ ＡＤ９８５６的使用方法 ２．１ 時鐘設(shè)置 ＡＤ９８５６內(nèi)部時鐘都是由基準(zhǔn)時鐘ＲＥＦＣＬＫ倍頻或分頻產(chǎn)生的,輸入數(shù)據(jù)的采樣時鐘也必須與基準(zhǔn)時鐘同步,所以整個系統(tǒng)的各個時鐘頻率之間都有嚴(yán)格的整倍數(shù)關(guān)系,以保證系統(tǒng)正常工作。定義ｆＷ為Ｋ－ｂｉｔ字（Ｋ＝３,６,１２）的輸入頻率。則ｆＷ與ＲＥＦＣＬＫ、ＳＹＳＣＬＫ之間的關(guān)系為： ＳＹＳＣＬＫ＝ＲＥＦＣＬＫ×Ｍ＝(２ＨＮｆＷ）／Ｉ （１） 其中Ｈ、Ｎ、Ｉ、Ｍ為整數(shù)并定義如下： Ｈ＝１為ＨＢＦ３旁路 Ｈ＝２為ＨＢＦ３選通 Ｍ＝１為ＲＥＦＣＬＫ倍頻旁路 ４≤Ｍ≤２０為ＲＥＦＣＬＫ倍頻選通 Ｉ＝１為１２ｂｉｔ字輸入 Ｉ＝２為６ｂｉｔ字輸入 Ｉ＝４為３ｂｉｔ字輸入 Ｎ＝ＣＩＣ內(nèi)插率（２≤Ｎ≤６３） ＤＤＳ產(chǎn)生的載波頻率不能超過ＳＹＳＣＬＫ的４０％。ＳＹＳＣＬＫ最高可達(dá)２００ＭＨｚ,因此載波頻率不能超過８０ＭＨｚ。用戶應(yīng)根據(jù)輸入數(shù)據(jù)的采樣率,選擇一精確的ＲＥＦＣＬＫ。并根據(jù)要求的載波頻率選定時鐘倍頻系數(shù)Ｍ,使ＳＹＳＣＬＫ足夠高。而其他系數(shù)的確定則需滿足（１）式。 ２．２ 輸入數(shù)據(jù)格式 ＡＤ９８５６提供了兩種輸入數(shù)據(jù)的時序模式：突發(fā)模式和連續(xù)模式。在突發(fā)模式下,ＡＤ９８５６通過ＴＸＥＮＡＢＬＥ的上升沿來保持與輸入數(shù)據(jù)的同步。突發(fā)模式支持全部三種字長（１２ｂｉｔ,６ｂｉｔ,３ｂｉｔ）。對于連續(xù)模式,ＴＸＥＮＡＢＬＥ可以看成數(shù)據(jù)輸入時鐘。該信號除了用來同步外,還可以指示輸入數(shù)據(jù)是Ｉ路還是Ｑ路（１表示Ｉ路,０表示Ｑ路）。連續(xù)模式只支持１２ｂｉｔ字長。圖２、３描述了兩種輸入格式的時序關(guān)系,其中ＩＮＴＥＲＮＡＬ Ｉ和ＩＮＴＥＲＮＡＬ Ｑ為數(shù)據(jù)復(fù)合器所產(chǎn)生的并行的Ｉ和Ｑ數(shù)據(jù)流。 在選擇輸入模式時,有以下幾點需要注意： ①在３ｂｉｔ字輸入的突發(fā)模式下,ＨＢＦ３一定要選通。 ② 在突發(fā)模式下,當(dāng)ＴＸＥＮＡＢＬＥ為低的時間超過１個采樣周期時,數(shù)據(jù)復(fù)合器的Ｉ和Ｑ兩路都輸出０。 ③ 在連續(xù)模式下,當(dāng)ＴＸＥＮＡＢＬＥ為低或高的時間超過１個采樣周期時,會分別造成Ｉ路或Ｑ路數(shù)據(jù)的丟失。 ２．３ 控制串口操作 ＡＤ９８５６的一個串口通信周期可分為兩部分：指令周期和數(shù)據(jù)傳輸周期。在指令周期,外部控制器向ＡＤ９８５６寫入一個指令字節(jié)。指令字節(jié)給出了將要進(jìn)行的數(shù)據(jù)操作所需的信息,如表１所示。在數(shù)據(jù)傳輸周期,控制器根據(jù)指令字節(jié)所給的信息對ＡＤ９８５６進(jìn)行相應(yīng)的數(shù)據(jù)操作。
表1 指令字節(jié) |
66821730(技術(shù)支持)
