| 摘要：簡要介紹了千兆位背板總線的一些關(guān)鍵問題詳細(xì)討論了幾種行之有效的千兆位背板總線測試方法,包括波形觀測、誤碼率測試、眼圖和時域反射計等給出了一個實際的千兆位背板總線系統(tǒng)的測試結(jié)果。 關(guān)鍵詞：千兆位背板總線 誤碼率 眼圖 時域反射計 背板是互連技術(shù)在印刷電路板上的實現(xiàn), 一般是無源的。背板上有用來插卡的槽,槽與槽之間有各種形式的總線。在背板的插槽中插入各種卡,即構(gòu)成計算機(jī)和各種處理機(jī),所以說背板是嵌入式系統(tǒng)的硬件平臺。由于傳統(tǒng)的共享總線在某一特定時刻只允許同時被一對端口使用,因而各端口分配到的平均帶寬較少,所以應(yīng)用受到了很大的限制。隨著對總線帶寬要求的不斷提高,人們將注意力更多地轉(zhuǎn)向空分總線。空分總線允許多端口同時通信,端口越多總計帶寬越高,具有很好的可擴(kuò)展性,而可擴(kuò)展性正是通信系統(tǒng)所必需的。由于通信系統(tǒng)中普遍采用串行傳輸方式,所以通信系統(tǒng)中采用的空分總線也多采用串行方式。點到點的串行傳輸方式可以獲得很高的傳輸率,且越來越多地被用于處理器、存儲器和Ｉ／Ｏ設(shè)備間的互連之中。高速（指千兆位以上）的背板總線已經(jīng)成為高速互連技術(shù)中的一個重要方面[１]。不僅通信領(lǐng)域,計算、控制等領(lǐng)域?qū)Ρ嘲寮夹g(shù)也提出了越來越高的要求。 千兆位背板總線的高速電路系統(tǒng)對系統(tǒng)的測試提出了挑戰(zhàn)。由千兆位系統(tǒng)的特征時間１ｎｓ和真空光速３．００Ｅ＋８ｍ／ｓ的乘積,得到的波長的量級約為０．３ｍ,這與一般背板的長度在同一量級;如果考慮到信號的上升沿約為０．２ｎｓ,則估計出的波長在０．０６ｍ量級上,這和一般的ＰＣＢ板走線在同一量級。這樣,數(shù)字信號的傳輸線效應(yīng)和模擬效應(yīng)就不可忽略了。傳輸線效應(yīng)和模擬效應(yīng)的影響,使得高速數(shù)字電路設(shè)計對阻抗特性、時間參數(shù)和信號質(zhì)量提出了嚴(yán)苛的要求,這樣,對它們的測量,就成為一個重要的課題[２]。 １ 千兆位背板總線系統(tǒng)簡介 隨著串行數(shù)據(jù)傳輸率的不斷提高,數(shù)字信號和模擬信號間的界線模糊了。為了提供傳輸所必須達(dá)到的低誤碼率,必須保證良好的信號完整性;而為了達(dá)到信號完整性的要求,必須仔細(xì)考慮元件的選擇、電路板的設(shè)計。因此,應(yīng)該對傳輸線效應(yīng)、電磁兼容性、噪聲、串?dāng)_和時鐘分布等諸多問題有清晰的認(rèn)識并將這些知識運用到實際設(shè)計中去[３]。 其中,在設(shè)計中必須對三個方面予以特別的重視：收發(fā)器、接插件和背板ＰＣＢ設(shè)計,它們在整個千兆位背板總線系統(tǒng)中,有著舉足輕重的地位。而對千兆位系統(tǒng)的測試,則與這三個方面密切相關(guān)。千兆位背板總線系統(tǒng)示意圖如圖１所示。 收發(fā)器：收發(fā)器(ｔｒａｎｓｃｅｉｖｅｒ)是系統(tǒng)中的核心器件。差分信號ＬＶＰＥＣＬ是一種比較通用、性能較好的信號形式。一般希望收發(fā)器能提供多通道雙工數(shù)據(jù)傳輸,以能夠達(dá)到較高的總計帶寬。通常采用相對低速的參考時鐘,在片內(nèi)進(jìn)行頻率合成。傳統(tǒng)上使用８Ｂ／１０Ｂ的編碼方式,要求收發(fā)器能夠在很短時間內(nèi)實現(xiàn)位同步、字同步和或通道同步。還要考慮時鐘的驅(qū)動和分配問題、時鐘的偏差(ｓｋｅｗ)和抖動(ｊｉｔｔｅｒ)特性。對芯片電路的一些細(xì)節(jié)問題,如阻抗匹配、交流耦合、功耗、與上游／下游電路的接口等也應(yīng)該加以充分與仔細(xì)的考慮。 接插件：接插件是背板與插卡的連接部分。 由于通孔(ｖｉａ)和短線(ｓｔｕｂ)引入阻抗不連續(xù)性,并產(chǎn)生串?dāng)_、共模噪聲、衰減和額外的抖動,因此影響信號完整性和誤碼率。所以接插件的評估和選擇對于確保高速背板系統(tǒng)的性能至關(guān)重要。可以通過時域反射計測量接插件各點的特性阻抗,來選取各點特性阻抗變化較小且平滑的接插件。通常采用在信號引腳周圍排步地引腳的"偽同軸結(jié)構(gòu)" 來減少串?dāng)_、共模噪聲。還應(yīng)考慮接插件的機(jī)械性能。 背板ＰＣＢ：背板是一種裝有插座、通常安裝在機(jī)箱背面的完成插卡間信號傳輸?shù)碾娐钒�。由Ｎｙｑｕｉｓｔ公式可�?１．２５Ｇｂｐｓ數(shù)據(jù)速率的總線至少應(yīng)有６２５ＭＨｚ的帶寬。在如此高的帶寬要求下,千兆位背板ＰＣＢ設(shè)計與低速背板設(shè)計有著顯著的區(qū)別。為減小地反彈和共模干擾并滿足電磁兼容性要求,背板應(yīng)采用差分信號,差分信號耦合方式有邊沿耦合(ｅｄｇｅ ｃｏｕｐｌｅｄ)和寬面耦合(ｂｒｏａｄ ｃｏｕｐｌｅｄ)兩種。 依據(jù)以上原則,我們成功地設(shè)計了一個千兆位背板總線傳輸系統(tǒng),總計帶寬達(dá)到１．２５Ｇ×４＝５Ｇｂｐｓ,考慮采用各種測試方法對這三個方面的性能加以全面細(xì)致的測試。 ２ 千兆位背板總線系統(tǒng)測試方法 總線系統(tǒng)測試包括以下幾個方面： 波形觀測、誤碼率測試、ＴＤＲ阻抗測試和眼圖測試。 ２.１ 波形觀測 波形觀測的內(nèi)容包括信號的上升／下降沿、幅度、抖動、過沖等等。采用的主要儀器為數(shù)字存儲示波器(ＤＳＯ)。 通過測量信號在收端和發(fā)端的幅度值,可以計算出被測信號在傳輸系統(tǒng)中的損耗百分比。該損耗與系統(tǒng)的帶寬有著直接的關(guān)系,而且收發(fā)器也要求信號擺幅超過噪聲容限,否則會出現(xiàn)誤碼。收發(fā)器對信號的抖動和上升／下降沿寬度也提出要求。 由于串行信號速率很高,因此對示波器的要求也相當(dāng)高。主要表現(xiàn)在采樣率和帶寬(包括示波器本身的帶寬和探頭帶寬)兩個方面,其中帶寬是最為關(guān)鍵的。示波器帶寬應(yīng)為被測系統(tǒng)最高頻率成分的３到５倍。系統(tǒng)的上升時間在頻率成分中起著主導(dǎo)作用,而不是時鐘頻率。信號帶寬可用０．３５除以上升時間(１０％到９０％)來估計,這個關(guān)系是基于主極點近似的,所以對應(yīng)特性不同的系統(tǒng)該參數(shù)可以高至０．４或０．５。如果上升時間按照２０％到８０％計算,則因子０．３５應(yīng)當(dāng)換成０．２２。示波器帶寬為信號帶寬５倍時,產(chǎn)生０．２％誤差,但是如果與信號帶寬相等,則會產(chǎn)生４１％的誤差２。而千兆位系統(tǒng)的上升時間在２００ｐｓ量級,這對示波器的帶寬提出了嚴(yán)苛的要求。依據(jù)一階主極點近似及卷積特性,在考慮進(jìn)示波器及探頭的帶寬影響以后,測出的上升時間[４]為：
|
66821730(技術(shù)支持)
