| 摘要：介紹了ATM交換芯片CUBIT 05801的主要特點(diǎn)和工作原理,詳細(xì)描述了該芯片的基本功能,并給出了由CUBIT 05801組成的ATM交換網(wǎng)絡(luò)的電路結(jié)構(gòu)和主要的初始化程序流程圖。 關(guān)鍵詞：ATM信元 總線 ATM交換網(wǎng)絡(luò) CUBIT 05801 1 概述 目前,通信網(wǎng)正朝著寬帶綜合業(yè)務(wù)數(shù)字網(wǎng)（B-ISDN）的方向發(fā)展,而ATM作為B-ISDN的核心技術(shù)已成為通信領(lǐng)域研究的熱點(diǎn)。以ATM為基礎(chǔ)的高速信息網(wǎng)絡(luò)的寬帶化、智能化和個(gè)人化（BIP：Broadband Intelligence Personality）被認(rèn)為是繼70年代傳輸和交換數(shù)字之后的第二次革命�，F(xiàn)在各國都積極地進(jìn)行ATM網(wǎng)絡(luò)試驗(yàn),并逐步進(jìn)入實(shí)用化。本文介紹美國TranSwitch公司生產(chǎn)的ATM交換芯片CUBIT 05801,該芯片集成度高,總線結(jié)構(gòu)共享,端口帶寬為155.520Mb/s,總線帶寬可達(dá)1Gb/s,每個(gè)輸入緩存器可存放4個(gè)信元,輸出緩存可存放123個(gè)信元。 ATM交換芯征CUBIT 05801的主要特點(diǎn)如下： ●支持UTOPIA和ALI-25物理層信元界面; ●利用外部SRAM可完成輸入信號(hào)的地址中換和路由器插入; ●輸出信元可插入GFC; ●在最小丟失信元的條件下,支持ABR類型; ●通過公共的信元總線,能發(fā)送和接收控制信元; ●可利用外接計(jì)算機(jī)插入信元; ●每一芯片都含有總線促裁器和時(shí)序管理器; ●信元總線采用新型的GTL電平; ●采用208腳扁平塑封封裝。 2 CUBIT 05801的工作原理 CUBIT 05801是一種能夠?qū)崿F(xiàn)ATM信元交換/復(fù)用的低功耗超大規(guī)模集成電路,其內(nèi)部組成如圖1所示。 2.1 信元輸入側(cè) CUBIT的信元輸入側(cè)能夠接收線路上傳送的信元,并可兼容ATM論壇的UTOPIA和ALI-25接口。通過CUBIT翻譯控制器（Translation Control）,輸入信元能夠攜帶信元總線路由器和新的VPI/VCI值（路由器和VPI/VCI翻譯表皆存入外部的SRAM中）,在進(jìn)入FIFO移位寄存器（可存4個(gè)信元）后,將由信元總線邏輯控制器傳送到信元總線上,當(dāng)FIFO移位寄存器中有信元待發(fā)時(shí),將從信元輸入側(cè)發(fā)出一個(gè)總線信元使用申請(qǐng)信號(hào),并等待從總線促裁/幀脈沖產(chǎn)生器發(fā)生的授權(quán)信號(hào),當(dāng)總線信元中的授權(quán)地址為本端口時(shí),該CUBIT就在下一幀發(fā)送一個(gè)信元到信元總線上,此信元能夠被一個(gè)或多個(gè)CUBIT接收,除數(shù)據(jù)信元（Data Cell）外,CUBIT經(jīng)主控機(jī)也可發(fā)送控制信元（Control Cell）到信元總線上;還可從信元總線上將接收到的回環(huán)信元（Loop-back Cell）經(jīng)總線直接反饋到發(fā)出此回環(huán)信元的CUBIT上。 2.2 信元輸出側(cè) 在CUBIT信元輸出端,信元總線上的信元被信元地址篩選器（Cell Address Screen）辨別確認(rèn)后,經(jīng)信元總線邏輯控制器從總線上讀入到123FIFO移位寄存器中。CUBIT可通過軟件編程使工作在唯一地址傳送、多播式廣播方式�？刂菩旁突丨h(huán)信元從信元總線上讀入后,分別被送至容量為4和1的輸出移位寄存器中。123FIFO移位寄存器可以看作一個(gè)可存放123個(gè)信元的輸出寄存器,也可以根據(jù)不同的業(yè)務(wù)類型分成四種不同的輸出寄存器。即：輸出控制隊(duì)列（Outlet Control Queue）、CBR（Constant Bit Rate）隊(duì)列、VBR（Variable Bit Rate）隊(duì)列和ABR（Available Bit Rate）隊(duì)列寄存器。在輸出信元側(cè),還可插入GFC（Generic Flow Control）和FECN（Forward Explicit Congestion Notification）。 2.3 總線側(cè) 總線側(cè)含有32根公共數(shù)據(jù)和7根控制線,掛在總線下的CUBIT芯片通過這些線相互連接起來,信元總線采用GTL（Gunning Transceive Logic）邏輯電平,這是JEDEC（電子設(shè)備工程聯(lián)合會(huì)）制定的新一代高速、低壓邏輯體系標(biāo)準(zhǔn)。它的主要優(yōu)點(diǎn)有： （1）L收發(fā)器的輸入/輸出電容典型值為5pF,該電容可減小信號(hào)在總線上傳輸?shù)难訒r(shí)和上升時(shí)間,從而提高總線的時(shí)鐘速率。 （2）GTL電平信號(hào)擺幅小,驅(qū)動(dòng)電流變化也相對(duì)較小,因而對(duì)電源的工作產(chǎn)生的瞬間波動(dòng)也較小,所以對(duì)其它端口造成的干擾（稱為同時(shí)切換噪聲）比較小。 （3）采用GTL產(chǎn)品應(yīng)注意保持信號(hào)上升沿的完整性,陡峭的上升沿有利于迅速建立信號(hào)來供輸入端識(shí)別,而在下降沿則應(yīng)放慢切換速度,以減少噪聲。 2.4 微機(jī)接口側(cè) CUBIT05801留有專門的引腳和微機(jī)相連,主要用于完成以下功能： （1）借助于微機(jī)對(duì)CUBIT芯片的控制寄存器進(jìn)行初始化; （2）對(duì)外部SRAM初始化; （3）完成控制信元的插入和提到; （4）實(shí)現(xiàn)通信信令對(duì)通信的控制。 3 典型應(yīng)用 選用TranSwitch公司生產(chǎn)的CUBIT 05801交換芯片,可以構(gòu)成共享總線型交換網(wǎng)絡(luò),不同芯片對(duì)應(yīng)不同業(yè)務(wù),以支持UTOPIA和ALI-25物理層信元界面。通過外部的SRAM可實(shí)現(xiàn)插入信元的地址變換和信元總線上路由器的插入。通過工控機(jī)可插入提取信元,并可在同一總線上實(shí)現(xiàn)數(shù)據(jù)信元和控制信元的接收與發(fā)送。由4片CUBIT 05801構(gòu)成的4×4ATM交換網(wǎng)絡(luò)如圖2所示。 通過軟件可設(shè)置使CUBIT支持UTOPIA和ALI-25物理層信元界面。邏輯控制采用EPLD芯片產(chǎn)生所需的各種邏輯控制信元以進(jìn)行有效的邏輯控制,其中包括CUBIT芯片的地址、各種控制信號(hào)的地址、CUBIT到計(jì)算機(jī)接口的中斷和等待信號(hào)等。 3.1 初始化程序 輸入信元所要變換的VPI及路由標(biāo)簽皆存放在SRAM中,主控機(jī)利用CUBIT的控制寄存器15H～17H來對(duì)SRAM進(jìn)行初始化。其中,15H存放SRAM的低8位地址,16H存放SRAM的高8位地址,17H是該地址所指明的將要存取的8位數(shù)據(jù)。在筆者所設(shè)計(jì)的4×4交換網(wǎng)絡(luò)SRAM中,選擇VPI翻譯,用戶網(wǎng)絡(luò)接口不使用TRH,選擇VPI的位數(shù)為8位,由主控機(jī)將協(xié)商好的VPI填入指定的VPI記錄中。SRAM初始化子程序如下： VPI-TRANS MACRO VPI_IN,VPI_OUT,CHIP_OFFSET_ADD,HEADER_LSB,HEADER_MSB MOV DI CHIP_OFFSET_ADD MOV BX 4*VPI_IN MOV ES：[DI][15H],BL MOV ES:[DI][16H],BH MOV AL 11000000B MOV ES:[FD][17H],AL INC BX MOV ES:[DI][15H],BL MOV ES:[DI][16H],BH MOV AL VPI-OUT MOV ES:[DI][17H],AL INC BX MOV ES:[DI][15H],BL MOV ES:[DI][16H],BH MOV AL HEADER-MSB MOV ES:[DI][17H]AL INC BX MOV ES:[DI]{15H},BL MOV AL:[DI][16H],BH MOV AL HEADER-LSB MOV ES:[DI][17H,AL ENDM 3.2 交換芯征初始化 要實(shí)現(xiàn)不同業(yè)務(wù)的正常交換,就必須對(duì)CUBIT交換芯征進(jìn)行合理的初始化。其主要工作對(duì)其控制寄存器00H～12H賦初值,初始化程序流程圖如圖3所示。 其中00H～0H是芯片識(shí)別碼,07H的Bit0是復(fù)位控制位,將該位設(shè)置為1可把丟棄信元計(jì)數(shù)器、錯(cuò)誤路由計(jì)數(shù)器、信元的HEC錯(cuò)誤計(jì)數(shù)器和輸入信元的計(jì)數(shù)器清零。0AH的Bit7～6j CUBIT芯片內(nèi)總線發(fā)出請(qǐng)求的優(yōu)先級(jí),0AH的Bit5是UNI/NNI模式選擇,置1為UNI模式,反之為NNI模式,0AH的Bit4可指示TRH是否使用,置1為使用TRH。0BH的Bit3～0控制著CUBIY芯片的輸入/輸出時(shí)鐘頻率,使用該4位可使信元輸入/輸出側(cè)的時(shí)鐘頻率為總線時(shí)鐘（CBRC/CBWC）的（1/2）次冪。例如,若總線時(shí)鐘頻率為37MHz,Bit3～0o 0011,則輸入/輸出時(shí)鐘頻率=37MHz×(1/2) 3=4.625MHz。0CH的Bit7是CUBIT芯片在線/脫機(jī)狀態(tài)選擇,CUBIT芯片只是處于在線狀態(tài),才能完成正常的交換功能;處于脫機(jī)狀態(tài)時(shí),CUBIT芯片輸入側(cè)不接收信元,輸出側(cè)處于三態(tài),這時(shí)可從總線上接收控制信元和回環(huán)信元。通過邏輯控制單元,主控機(jī)用軟件將某個(gè)CUBIT芯片的208腳（ENARB）清零,即啟動(dòng)該CUBIT內(nèi)促裁器/幀定位產(chǎn)生器,從而實(shí)現(xiàn)對(duì)整個(gè)信元總線的管理。 4 結(jié)束語 由ATM交換芯片CUBIT 05801組成的ATM交換網(wǎng)絡(luò)具有體積小、穩(wěn)定性好的特點(diǎn),當(dāng)總線時(shí)鐘頻率為32MHz時(shí),總線信元吞吐率可達(dá)1Gb/s,信元輸入輸出側(cè)容量可達(dá)155.520Mb/s。 |
66821730(技術(shù)支持)
