摘要：文章介紹了CYPRESS半導(dǎo)體公司推出的一種用于點對點之間高速串行數(shù)據(jù)通信的發(fā)送芯片CY7B923的原理及應(yīng)用。較詳細的介紹了CY7B923的管腳功能、內(nèi)部組成、工作原理及工作方式。同時給出了一個實際電路來說明其具體的應(yīng)用方法。
關(guān)鍵詞：串行數(shù)據(jù)通信 CY7B923 IDT7200 基帶傳輸 差分PECL輸出
1 概述
CY7B923是CYPRESS半導(dǎo)體公司推出的一種用于點對點之間高速串行數(shù)據(jù)通信的發(fā)送芯片。CY7B923采用的是基帶傳輸通信方式,并支持帶電插拔（熱接插）。其內(nèi)部電路主要包括時鐘產(chǎn)生器、輸入寄存器、編碼器、移位寄存器、三對差分PECL輸出對以及測試邏輯等。該芯片外轉(zhuǎn)帳電路比較簡單,不需單片機或微機控制,并且內(nèi)置有自測試電路,因此使用比較方便。CY7B923的最大傳輸速率可達400Mbps,有三種傳輸速率的器件可供選擇：標(biāo)準(zhǔn)系列的器件有CY7B923-JC、CY7V923-JI、CY7B923-SC及CY7B923-LMB四種型號,它們的傳輸速率為160～330Mbps;高速系列器件有CY7B923-400JC和CY7B923-400JI兩種型號,傳輸速率可達160～400Mbps;對一些傳輸速率要求不高的場合,可采用較低價格的CY7B923-155JC或CY7V923-155JI,其傳輸速率為150～160Mbps。CY7B923采用單一的+5V電源供電,功耗僅350mW。可兼容光纖、IBM ESCON、DVB-ASI及SMPTE-259M等多種傳輸協(xié)議,適用于光纖、同軸電纜和雙絞線等傳輸媒介。
2 引腳功能及內(nèi)部結(jié)構(gòu)
CY7B923有28腳SOIC、PLCC和LCC三種封裝形式,采用0.8μBiCMOS工藝,其此腳排列如圖1所示（SOIC封裝）,引腳功能如表1所列。
表1 CY7B923引腳功能表
| 名 稱 | 輸入/輸出 | 引 腳 功 能 |
| D0～7（Db～h) | TTL電平輸入 | 并行數(shù)據(jù)輸入腳。為EBA為低電平時,在CKW的上升沿,這些管腳的數(shù)據(jù)被輸入到發(fā)送器中（若ENN為低電平,則數(shù)據(jù)是在下一個CKW的上升沿輸入） |
| SC/D（Da） | TTL電平輸入 | 特殊字符/數(shù)據(jù)選擇：當(dāng)該腳為高電平時,對輸入數(shù)據(jù)使用控制碼表進行編碼（特殊字符）;當(dāng)該腳為低電平時,對輸入數(shù)據(jù)使用8B/10B數(shù)據(jù)碼表進行編碼（數(shù)據(jù)） |
| SVS(Dj) | TTL電平輸入 | 發(fā)達違例字符。當(dāng)SVS為高電平時,在CKW的上升沿,并行輸入端數(shù)據(jù)被忽略而將一個違例字符編碼后發(fā)送。如為低電平,則由D0～7和SC/D的狀態(tài)決定發(fā)送碼 |
| ENA | TTL電平輸入 | 輸入數(shù)據(jù)允許：婁該腳為低電平時,在CKW的上升沿,數(shù)據(jù)輸入腳的數(shù)據(jù)允許寫入發(fā)送器,并由發(fā)送器對其編碼后再發(fā)送出去 |
| ENN | TTL電平輸入 | 下一個輸入數(shù)據(jù)允許：當(dāng)該腳為低電平時,在CKW的下一個上升沿,數(shù)據(jù)輸入腳的數(shù)據(jù)允許寫入發(fā)送器,并由發(fā)送器對其編碼后再發(fā)送出去 |
| CKW | TTL電平輸入 | 時鐘信號。CKW既是內(nèi)部鎖相環(huán)的參考信號,又是并行輸入數(shù)據(jù)的寫入信號。CKW信號一般由晶振產(chǎn)生,且求達到較高的平穩(wěn)度 |
| FOTO | TTL電平輸入 | 光纖發(fā)送器禁止。若FOTO為高電平,則兩組輸出對（OUTA+和OUTB+）均為“邏輯0”狀態(tài)而禁止光纖輸出�；騀OTO為低電平,則允許光纖輸出 |
| OUTA± OUTB± OUTC± | PECH電平輸出 | 三對差分對串行輸出。這些輸出可以直接驅(qū)動端接傳輸線或商用光纖傳輸發(fā)送模塊。OUTA±和OUTB±受FOTO控制,而OUTC±不受FOTO控制。減少功耗,不用的輸出端應(yīng)接Vcc(+5V電源) |
| MODE | 三電平輸入 | 譯碼方式選擇。該腳的電平可決定使用的譯碼方式：當(dāng)它接地時,選擇8B/10B譯碼方式。當(dāng)它接電源（VCC）時,選擇直通方式（非譯碼方式）。當(dāng)該腳懸空時,內(nèi)部電阻將該腳拉到Vcc/2電平而為工廠測試方式（該方式用戶不使用） |
| BISTEN | TTL電平輸入 | 內(nèi)置自測試允許。當(dāng)BISTEN為低電平且ENA和ENN均為高平時,發(fā)送器發(fā)送1-0位交替結(jié)構(gòu)的數(shù)據(jù)。當(dāng)BISTEN為低電平且ENA或ENN也為低電平時,發(fā)送器開始重復(fù)發(fā)送一串測試碼,以測試發(fā)送器、接收器及傳輸線等的完好性。正常使用時,應(yīng)為高電平 |
| PR | TTL電平輸出 | 讀信號。RP為一點空比為低電平60%的脈沖串,適用于作為CY7C42X等類型FIFO芯片的讀信號。在BIST方式下,在一次測試系列循環(huán)中,除最后一個發(fā)送字節(jié)時間外,其余時間均保持高電平。即在一次測試循環(huán)中,出現(xiàn)一發(fā)送字節(jié)時間的負脈沖RP信號 |
| VCCN | 輸出驅(qū)動電路供電電源 | |
| VCCQ | 內(nèi)部電路供電電源 | |
| GND | 地 |
