| ·外部程序存儲器(ROM)讀時序 右圖8051外部程序存儲器讀時序圖,從圖中可看出,P0口提供低8位地址,P2口提供高8位地址,S2結(jié)束前,P0口上的低8位地址是有效的,之后出現(xiàn)在P0口上的就不再是低8位的地址信號,而是指令數(shù)據(jù)信號,當(dāng)然地址信號與指令數(shù)據(jù)信號之間有一段緩沖的過度時間,這就要求,在S2其間必須把低8位的地址信號鎖存起來,這時是用ALE選通脈沖去控制鎖存器把低8位地址予以鎖存,而P2口只輸出地址信號,而沒有指令數(shù)據(jù)信號,整個機(jī)器周期地址信號都是有效的,因而無需鎖存這一地址信號。 |  |
| 從外部程序存儲器讀取指令,必須有兩個信號進(jìn)行控制,除了上述的ALE信號,還有一個PSEN（外部ROM讀選通脈沖）,上圖顯然可看出,PSEN從S3P1開始有效,直到將地址信號送出和外部程序存儲器的數(shù)據(jù)讀入CPU后方才失效。而又從S4P2開始執(zhí)行第二個讀指令操作。 |
| ·外部數(shù)據(jù)存儲器(RAM)讀時序 右圖8051外部數(shù)據(jù)存儲器讀寫時序圖,從ROM中讀取的需執(zhí)行的指令,而CPU對外部數(shù)據(jù)存儲的訪問是對RAM進(jìn)行數(shù)據(jù)的讀或?qū)懖僮?屬于指令的執(zhí)行周期,值得一提的是,讀或?qū)懯莾蓚�不同的機(jī)器周期,但他們的時序卻是相似的,我們只對RAM的讀時序進(jìn)行分析。 上一個機(jī)器周期是取指階段,是從ROM中讀取指令數(shù)據(jù),接著的下個周期才開始讀取外部數(shù)據(jù)存儲器RAM中的內(nèi)容。 |  |
| 在S4結(jié)束后,先把需讀取RAM中的地址放到總線上,包括P0口上的低8位地址A0-A7和P2口上的高8位地址A8-A15。當(dāng)RD選通脈沖有效時,將RAM的數(shù)據(jù)通過P0數(shù)據(jù)總線讀進(jìn)CPU。第二個機(jī)器周期的ALE信號仍然出現(xiàn),進(jìn)行一次外部ROM的讀操作,但是這一次的讀操作屬于無效操作。 對外部RAM進(jìn)行寫操作時,CPU輸出的則是WR（寫選通信號）,將數(shù)據(jù)通過P0數(shù)據(jù)總線寫入外部存儲 |
