| PCI總線是高性能的32/64位同步總線,具有嚴(yán)格的規(guī)范保證數(shù)據(jù)傳輸?shù)目煽啃?微處理器與高集成度的外圍設(shè)備提供高速安全的接口,是迄今為止最成功的總線規(guī)范之一。
由于PCI總線協(xié)議非常復(fù)雜,目前實(shí)現(xiàn)PCI總線接口主要是使用兩種方式：（1）采用專用接口芯片,如AMCC公司的S5933和PLX公司的9054、9080。使用接口芯片開發(fā)人員可以不考慮PCI接口的實(shí)現(xiàn)問題,但是在實(shí)際應(yīng)用中通常只用到接口芯片的部分功能,造成了資源的浪費(fèi),同時(shí)接口芯片占用了板卡上的有限空間,給應(yīng)用設(shè)計(jì)帶來不便。（2）使用可編程邏輯器件實(shí)現(xiàn)PCI總線控制器,使用這種方式開發(fā)難度大,消耗周期長,系統(tǒng)驗(yàn)證困難,且不具備通用性。 隨著IC產(chǎn)業(yè)的迅速發(fā)展,傳統(tǒng)的、基于標(biāo)準(zhǔn)單元的數(shù)字IC設(shè)計(jì)方法已經(jīng)發(fā)展到基于IP（知識(shí)產(chǎn)權(quán)）復(fù)用的SoC設(shè)計(jì)方法,根據(jù)實(shí)現(xiàn)的硬件描述級(jí)的不同,IP核分為軟核、硬核和固核。其中,軟核是采用可綜合的HDL實(shí)現(xiàn)的RTL級(jí)設(shè)計(jì),與具體實(shí)現(xiàn)工藝無關(guān),相比于固核和硬核具有較大的靈活性,在FPGA中定制PCI接口軟核實(shí)現(xiàn)PCI接口控制具有明顯的優(yōu)勢(shì)：可以在單片F(xiàn)PGA中同時(shí)完成PCI接口和用戶邏輯的設(shè)計(jì),縮減成本,提高集成度,減少資源浪費(fèi),實(shí)現(xiàn)32/64位的PCI、PCI－X及兼容Compact PCI的PCI主設(shè)備/目標(biāo)設(shè)備接口,消除PCI接口芯片與本地通信的信號(hào)線的硬線連接,提高用戶邏輯設(shè)計(jì)的彈性,降低因硬件設(shè)計(jì)不當(dāng)造成的損失;統(tǒng)一設(shè)計(jì)工具和平臺(tái),縮短開發(fā)周期。
本文應(yīng)用PCI接口控制IP實(shí)現(xiàn)了PCI多卡測(cè)控系統(tǒng)中PCI總線到本地總線的轉(zhuǎn)換,實(shí)際應(yīng)用表明,采用此設(shè)計(jì)方案的PCI卡運(yùn)行穩(wěn)定可靠。
1 應(yīng)用背景
本文的應(yīng)用背景為某一工業(yè)測(cè)控系統(tǒng),該系統(tǒng)采用FPGA實(shí)現(xiàn)測(cè)量數(shù)據(jù)的采集和控制信號(hào)的輸出,通過定制PCI接口IP實(shí)現(xiàn)一個(gè)32位目標(biāo)設(shè)備的PCI總線接口轉(zhuǎn)換。PCI核選用Altera PCI編譯器所包括的pei_t32兆核函數(shù),FPGA選用Altera公司的Cyclone系列芯片eplc6q240c8,以配合32位/33MHz的PCI接口的I/O標(biāo)準(zhǔn)和速度要求,在硬件設(shè)計(jì)上,為保證3.3V FPGA對(duì)PCI 2.2、5V總線的兼容性要求,在PCI總線接口與FPGA引腳間加入總線開關(guān)進(jìn)行電平轉(zhuǎn)換。由于系統(tǒng)應(yīng)用在工業(yè)生產(chǎn)控制場(chǎng)合,因此FPGA與外部數(shù)據(jù)的I/O接口間需要加入光電隔離器件以增量系統(tǒng)的抗干擾能力,系統(tǒng)結(jié)構(gòu)如圖1所示。
2 PCI接口兆核函數(shù)
Altera的PCI編譯器（PCI Compiler）提供了使用Altera器件實(shí)現(xiàn)PCI接口設(shè)計(jì)的完全解決方案,包括4個(gè)32/64位、主/從模式PCI接口控制器兆核函數(shù)（即接口IP）及相關(guān)測(cè)試平臺(tái),通過選擇合適的芯片速度,可以滿足運(yùn)行在33MHz或66MHz PCI時(shí)鐘下的時(shí)序要求,支持Altera的Stratix II、Stratix、Stratix GX、Cyclone、Cyclone II和MAX II系列器件,支持PCI配置空間讀寫、內(nèi)存方式讀寫和I/O方式讀寫,支持預(yù)先讀取模式,支持可參數(shù)化的配置寄存器,包括參數(shù)化的設(shè)備信息、6個(gè)可變長度的基址空間和一個(gè)擴(kuò)展ROM空間,具有奇偶校驗(yàn)檢錯(cuò),支持PCI終止、重試和斷開作業(yè)及中斷操作,并提供靈活的本地端接口,pci_t32兆核函數(shù)的32位目標(biāo)設(shè)備控制器,其結(jié)構(gòu)和總線接口信號(hào)如圖2所示。
在PCI總線端,IP核提供32位數(shù)據(jù)線和目標(biāo)設(shè)備控制信號(hào)、中斷請(qǐng)求信號(hào)及錯(cuò)誤報(bào)告信號(hào),本地總線端提供32位數(shù)據(jù)線和地址線、控制信號(hào)、中斷輸入信號(hào)和狀態(tài)表示信號(hào)接口。其中,本地端信號(hào)L_adi為地址/數(shù)據(jù)輸入,l_adro為地址輸出,l_dato為數(shù)據(jù)輸出,L_beno為字節(jié)使能輸出,l_cmdo為本地命令輸出�？刂菩盘�(hào)lt_abortn、lt_discn和lt_rdyn為本地端輸入,分別標(biāo)志本地設(shè)備終止、斷開和準(zhǔn)確好、lt_framen、lt_ackn和lt_dxfrn為目標(biāo)傳輸控制信號(hào),相當(dāng)于PCI總線的frame＃、devsel＃和trdy＃。lt_tsr為目標(biāo)作業(yè)狀態(tài)寄存器輸出。lirqn為中斷輸入信號(hào)。
可以通過PCI編譯器IP工具臺(tái)或編輯兆核函數(shù)頭文件的方式修改PCI配置空間信息,本系統(tǒng)GCI兆核函數(shù)的配置信息如下：
3 本地總線讀寫狀態(tài)機(jī)
在用戶邏輯中,通過總線讀寫狀態(tài)機(jī)實(shí)現(xiàn)內(nèi)存方式單周期或迸發(fā)讀寫、I/O單周期或迸發(fā)讀寫以及在設(shè)備不能完成作業(yè)時(shí)發(fā)起（目標(biāo)）或響應(yīng)（主）終止、斷開或重試等作業(yè),保證PCI作業(yè)正確結(jié)束,以帶迸發(fā)模式的內(nèi)存讀寫作業(yè)為例,作為目標(biāo)設(shè)備的本地總線讀寫狀態(tài)轉(zhuǎn)移圖如圖3所示。
|
66821730(技術(shù)支持)
