| 一、降低測試成本提高測試速度勢在必行 任何一種電子產(chǎn)品都離不開體積小、功能強的芯片,正是芯片推動著IC飛速發(fā)展,同時,也推動著IC電子設(shè)計自動化和測試技術(shù)的發(fā)展,但是測試不可避免的地要滯后于IC的開發(fā)。 系統(tǒng)級芯片（或系統(tǒng)集成芯片）測試是一個費時間的過程。要完成測試,要降低測試成本,需要生成數(shù)千測試圖形和矢量,還要達到足夠高的故障覆蓋率才行。隨著測試鏈從芯片級延伸到板級、系統(tǒng)級、最后到現(xiàn)場級測試,面臨的測試挑戰(zhàn)倍增。每一級都將增加費用,測試成本可能將占到芯片成本的一半。 全美IC供貨商工業(yè)協(xié)會要求迅速降低測試成本。全美電子制造首創(chuàng)公司在半導(dǎo)體工業(yè)發(fā)展藍圖上,提出在今后10年中將測試成本降低90％。半導(dǎo)體工業(yè)協(xié)會負責確定的這一國際半導(dǎo)體技術(shù)發(fā)展藍圖采用了美國、歐洲、韓國和中國臺灣的數(shù)據(jù)。 英特爾公司的副總裁Patrick Celsinger先生利用1998年更新的技術(shù)發(fā)展藍圖數(shù)據(jù),提出了測試摩爾定律,并在美國大西洋城舉行的1999年國際測試會議上就此做了講演。該定律預(yù)測未來幾年,每一晶體管的硅投資成本將低于其測試成本。Patrick Celsinger先生指出,硅成本已迅速下降,測試成本卻基本保持不變。并且,被測器件的速度常常比測試設(shè)備能測的速度高。也就是說,測試設(shè)備的發(fā)展速度已跟不上測試對象的發(fā)展。同時,測試成本在制造成本中所占比例過大。 二、混合信號測試總線新標準 伴隨系統(tǒng)級芯片嵌入核或虛擬部件（IP模塊）概念的出現(xiàn),產(chǎn)生了混合信號測試的概念。芯片的測試重點一直是數(shù)字輸入/輸出,但某些嵌入核和芯片需要模擬測試。為此,IEEE半導(dǎo)體工業(yè)協(xié)會（SA）標準委員會于1999年6月批準了建立混合信號測試總線標準的1149.4文件。 1149.4測試總線能將板上所有芯片與板外的模擬激勵信號源和對激勵作出響應(yīng)的測量儀器相連。對每一塊混合信號IC而言,1149.4測試總線規(guī)定了芯片上的矩陣開關(guān)。這樣,通過芯片的邊界掃描寄存器就能夠把特定的管腳與1149.4總線直接相連。 IEEE1149.4向被測的系統(tǒng)級芯片提供了連接模擬激勵與響應(yīng)的路徑。符合此標準的器件通過與1149.1兼容的數(shù)據(jù)寄存器（IEEE1149.1-1990規(guī)定的標準測試接入端和邊界掃描結(jié)構(gòu)）控制的虛擬模擬開關(guān)陣列,就能提供模擬測試能力。通過符合IEEE1149.4標準的混合信號器件的每一根模擬管腳均能輸入模擬電流,輸出電壓響應(yīng)。 每一根模擬管腳都能仿真1149.1測試接入端標準的數(shù)字狀態(tài),即提供靜止的高低電平,并捕獲數(shù)字響應(yīng)。 IEEE1149.4標準的重點是互連（包括擴展的互連）測試。許多模擬信號管腳不是直接連到其它IC管腳上,而是通過無源元件來連接的,即在模擬管腳之間連接有電阻、電容、電感,從而形成了擴展互連。為了對模擬信號管腳進行互連測試,1149.4標準包括一個完整的管腳邊界環(huán)路。本質(zhì)上,所有管腳的邊界掃描寄存器都是基于管腳的測試單元。另外,IEEE1149.4還應(yīng)用邊界掃描寄存器來捕捉每一模擬信號管腳的電壓比特值。采用這種方式,模擬管腳已用于簡單互連芯片的短路和開路測試。 三、混合信號測試呼喚測試新技術(shù) 混合信號測試總線是測試數(shù)字和模擬信號的起點,但不是解決問題的全部方案。 集成電路制造商希望找到一種測試方法,既能確保產(chǎn)品高質(zhì)量,又能使成本合算。換句話說,測試是一種使合格產(chǎn)品產(chǎn)量最大、次品減至最低的方式。隨著越來越多的核,無論是存儲器、邏輯電路、鎖相環(huán)即射頻IC核都集成到系統(tǒng)級芯片中。目前,制造商幾乎找不到一種滿意的自動測試設(shè)備來測試它們�，F(xiàn)有的測試設(shè)備還不能測試像鎖相環(huán)等模擬/混全信號器件。安捷倫技術(shù)公司自動測試分部的Creg Ceary先生說,過去的芯片或是混合信號器件或是數(shù)字器件。而現(xiàn)在的一些器件可能是數(shù)字的,但卻有大量的模擬特性,這就對測試設(shè)備提出了新的測試需求。對此,模擬與混合信號核目前還沒有明確的測試方案。而數(shù)字測試系統(tǒng)能使用基于掃描的測試方法來測試其內(nèi)部特性。數(shù)字測試大部分是結(jié)構(gòu)性測試,它能檢測開路、短路和邏輯狀態(tài)。而模擬測試多半是有關(guān)特性的功能測試,它能檢查器件的工作是否正常。一個方案就是將測試過程分散到整個制造過程中,把成本分散開。確定在每一級（晶片、芯、襯底、板、系統(tǒng)和最終產(chǎn)品）應(yīng)該監(jiān)視什么。對混合信號IC的模擬部分必須采用復(fù)雜的高精度的功能測試。唯一明確的答案是對芯片的模擬部分的功能進行直接測量。然而,混合信號測試系統(tǒng)太昂貴,定價高達100～300萬美元,因為它包括模擬與數(shù)字測試設(shè)備。 四、數(shù)字測試新標準有待擴充改進 IEEE和VSI（虛擬插座接口）聯(lián)盟等標準化組織,都是通過使IC測試的某些方面實現(xiàn)一致性來降低測試成本。如果每一測試設(shè)備,不管誰開發(fā)的,都能運行設(shè)計IC時開發(fā)的測試圖形,就能縮短測試時間,降低測試成本。1999年獲得正式批準的標準IEEE1450是有關(guān)數(shù)字測試矢量的標準測試接口語言（STIL）。它能將CAD和CAE環(huán)境的測試矢量傳輸給自動測試設(shè)備。IC生產(chǎn)商與自動測試設(shè)備制造商的工業(yè)聯(lián)合體一起開發(fā)了這種標準測試接口語言,是為了解決大量數(shù)字測試數(shù)據(jù)的裝入問題。這一標準語言的確定對涉及這一問題的各方（產(chǎn)生數(shù)據(jù)的電子設(shè)計自動化設(shè)備供貨商、處理數(shù)據(jù)的IC供貨商和接受數(shù)據(jù)的自動測試設(shè)備供貨商）都是有益的。標準測試接口語言能在仿真器、自動測試圖形發(fā)生器（ATPG）、內(nèi)置自測試（BIST）和自動測試設(shè)備之間傳輸測試圖形,而現(xiàn)有的設(shè)計工具的不同軟件界面不能進行這種傳輸。通過采用連接IC設(shè)計和測試環(huán)境的標準方式很容易產(chǎn)生、傳輸和處理測試數(shù)據(jù)。通過對數(shù)據(jù)通用格式的定義,IEEE1450允許立即連接支持該標準的測試設(shè)備。不需要 |
66821730(技術(shù)支持)
