基帶Modem
預(yù)期3G標(biāo)準(zhǔn)是推動涉及寬帶信號發(fā)射的應(yīng)用的一個基本因素。相應(yīng)地,必須設(shè)計和實現(xiàn)基帶Modem。使之具有混合高帶寬應(yīng)用和低帶寬話音與尋呼的能力。在下行鏈路中,基帶收發(fā)站把并行的傳輸塊流包裝進(jìn)物理信道中;而在上行鏈路中,它從基帶信號重建傳輸塊。
圖2給出了3G基站的典型基帶Modem部分,包括上行鏈路和下行鏈路的配置。在上行鏈路首先對傳輸塊進(jìn)行差錯編碼。然后,傳輸塊被重新排序,并且在發(fā)送到射頻前與其他信道再組合。在下行鏈路首先利用釘耙式接收機(jī)分出多徑效應(yīng),可能組合來自幾個天線的數(shù)據(jù)。然后,傳輸塊被恢復(fù)至它們原先的次序和信道,再進(jìn)行前向糾錯。
在下一節(jié)中基帶Modem的劃分闡明了設(shè)計人員可在哪些部分選擇使用DSP。在進(jìn)行未來設(shè)計的反復(fù)推敲時,必須在極小化性能成本與極大化系統(tǒng)靈活性之間尋找最優(yōu)的方案。
基帶Modem劃分
1. 仔細(xì)劃分可以提高系統(tǒng)的靈活性
當(dāng)你在決定劃分Modem的時候,算法的性質(zhì)和數(shù)據(jù)速率對于決定何者應(yīng)該用ASIC處理、何者應(yīng)該在DSP內(nèi)執(zhí)行起關(guān)鍵的作用。下一段較詳細(xì)地說明這些算法中的幾種,并且解釋進(jìn)行的協(xié)調(diào)。這個指導(dǎo)原則依賴于處理指定帶寬的N個信道的成本。為了達(dá)到最大的靈活性,整個結(jié)構(gòu)可以利用DSP的簇來實現(xiàn)。另一方面,規(guī)格固定的部分用ASIC實現(xiàn)最為經(jīng)濟(jì)。當(dāng)評價最恰當(dāng)?shù)姆椒〞r,靈活性準(zhǔn)則要求工程師考慮如何使設(shè)計支持：
● 擴(kuò)展系統(tǒng)以提高性能,
● 通過增加新功能使產(chǎn)品更優(yōu)異。
2. 釘耙式接收、信道編解碼的硬件-軟件協(xié)調(diào)
圖２：表示基帶處理器信號鏈的方框圖圖2說明了Modem各部分的劃分為。各功能塊執(zhí)行不同類型的計算。為了準(zhǔn)確地了解哪一部分采用DSP比其他途徑更合適,需要全面考察一下。
交織、信道分割以及速率匹配是I/O密集的操作,它們組合來自幾個信號源的數(shù)據(jù),進(jìn)行數(shù)據(jù)的重新組織,使誤差的影響最小化。由于參數(shù)、數(shù)據(jù)率以及存儲器尋址的可變性,這些功能的操作用DSP去做非常合適;而用ASIC芯片去實現(xiàn)很難做到成本合算。
差錯編碼和糾錯算法包含相當(dāng)多的位操作,合理地實現(xiàn)它可以在DSP內(nèi)進(jìn)行。糾錯算法也代表了Modem中的可以由設(shè)備制造商做出特色來的那一部分。編碼標(biāo)準(zhǔn)已經(jīng)固定了,而解碼部分留給制造商用自己的專用方法去實現(xiàn)。具有很強(qiáng)ASIC設(shè)計制作能力的公司可能會選擇用硬件實現(xiàn);精于編程而且要求靈活性的其他公司會選擇DSP方法。ADI的TigerSHARC DSP提供了單個高速3G數(shù)據(jù)信道所需的全部處理能力。
采用擴(kuò)頻通信的3G系統(tǒng)將利用CDMA擴(kuò)展碼,以達(dá)到更加有效地使用可用帶寬。擴(kuò)頻與解擴(kuò)頻算法是乘加密集的,但是數(shù)據(jù)速率極高。"釘耙"式接收機(jī)得名于它的示意圖與花園中的釘耙相像。每一根耙指試圖將進(jìn)入的數(shù)據(jù)與預(yù)期的擴(kuò)展碼進(jìn)行相關(guān)。其結(jié)果是"釘耙"式接收機(jī)需要具有已確定帶寬K倍的處理能力,其中K是釘耙中耙指個數(shù)。除此之外,接收機(jī)還必須按照擴(kuò)展碼設(shè)定的頻率進(jìn)行工作。
今日的DSP技術(shù)還不能成本合算地支持3G系統(tǒng)中進(jìn)行擴(kuò)頻和解擴(kuò)頻所需的帶寬。但是,幾年后才會制造和安裝商用的3G系統(tǒng),存在各方面的推動力量去改變這種狀況。仔細(xì)地考慮一下DSP的升級路線及預(yù)計性能可以表明,等到部署3G系統(tǒng)之時,這些功能都可以用DSP成本有效地實現(xiàn)。
無縫的同構(gòu)與異構(gòu)多處理
不論基帶Modem各部分實現(xiàn)中采用何種技術(shù),很大量的數(shù)據(jù)都必須在系統(tǒng)中移動。在考慮設(shè)計時,必須使用支持高帶寬通信的器件（或器件組）。TigerSHARC DSP為高速通信提供幾種選擇,包括片上DMA與SDRAM,以及專用的用戶可編程鏈接端口。在多處理器設(shè)計中,可以利用高速聚合總線連接多達(dá)8個TigerSHARC DSP,而不需要附加邏輯。
結(jié)論
為了達(dá)到未來語音與數(shù)據(jù)應(yīng)用所需的高性能和靈活性,3G基站的設(shè)計者將采用DSP。各種級別的靈活性將推動可擴(kuò)展的技術(shù)被采用,例如靜態(tài)超標(biāo)量系統(tǒng)結(jié)構(gòu)和系統(tǒng)器件的無縫互連。有效地體現(xiàn)這些設(shè)計原則將使3G完成它的承諾,為明日的關(guān)鍵性應(yīng)用提供所需的無線基礎(chǔ)設(shè)施的堅實基礎(chǔ)。
