當(dāng)前集成電路制造技術(shù)遠(yuǎn)遠(yuǎn)超過設(shè)計(jì)技術(shù)水平�，F(xiàn)在單個(gè)芯片上能夠提供的邏輯線路的門數(shù),數(shù)量是如此眾多,如何有效地充分利用這些門數(shù),已經(jīng)成為困擾計(jì)算機(jī)科研人員的一個(gè)難題了。何況新的制造技術(shù)還在繼續(xù)層出不窮,原子規(guī)模級(jí)的開關(guān)線路雖然尚未成為現(xiàn)實(shí),但是已經(jīng)顯示能夠進(jìn)一步提高芯片集成度的可能性。一旦成為現(xiàn)實(shí),將進(jìn)一步使這一個(gè)困擾設(shè)計(jì)人員的難題變得更加嚴(yán)重。近來出現(xiàn)了一種稱為Cell Matrix（單元陣列)的新結(jié)構(gòu)�？磥磉@種新結(jié)構(gòu)有可能解決這個(gè)困擾設(shè)計(jì)人員的難題。
Cell Matrix公司（位于猶他州的鹽城湖市）的初步研究成果表明,通過對(duì)數(shù)據(jù)加密標(biāo)準(zhǔn)（DES）破譯算法的關(guān)鍵模擬仿真,初步證實(shí)了這種結(jié)構(gòu)所具有的優(yōu)越性。傳統(tǒng)的FPGA結(jié)構(gòu),所消耗在連接線方面的芯片面積,與用在邏輯線路/存儲(chǔ)器方面的面積的比例,往往隨著制造加工技術(shù)水平的提高,隨著圖形尺寸的縮小,需要不斷進(jìn)行調(diào)整。
這樣,芯片制造商經(jīng)過幾年以后就不得不重新構(gòu)造他們的硬件結(jié)構(gòu)。這種新型的Cell Matrix結(jié)構(gòu),將從根本上改變這種局面,徹底排除了安排長(zhǎng)距離連接線的必要性。
和FPGA類似,Cell Matrix也是一個(gè)由許多相同單元組成的陣列。但是它們之間的共同處也就僅僅限于這一點(diǎn)。Cell Matrix陣列可能是二維的,也可能是三維的。但是,不論是二維或者是三維,它的每一個(gè)單元都僅僅只和該單元臨近的四個(gè)或六個(gè)單元發(fā)生通信聯(lián)系。這樣一來,由這種結(jié)構(gòu)單元所組成的陣列,在構(gòu)成上是不會(huì)受到規(guī)模大小的限制的。
在這個(gè)意義上,單元的行為很像一個(gè)單元式的自動(dòng)機(jī)（cellular automata）。在每一個(gè)單元內(nèi),存儲(chǔ)器的容量不超過100字節(jié);并且都有一定數(shù)量的邏輯線路門數(shù),足夠進(jìn)行自己編程或者進(jìn)行組合之用。每一個(gè)二維的單元,都有四個(gè)單行的連接線組,以便和各臨近的單元連接。
該單元有兩種運(yùn)行模式,即狀態(tài)修改模式和組合模式。在狀態(tài)修改模式,由輸入的信號(hào)控制輸入線路,并對(duì)輸入數(shù)據(jù)進(jìn)行翻譯,以便根據(jù)輸入數(shù)據(jù)內(nèi)容修改單元內(nèi)部的狀態(tài)。在組合模式下,該單元依據(jù)四個(gè)輸入信號(hào)產(chǎn)生一個(gè)八位函數(shù)。
利用這些單元組成的模塊,可以設(shè)計(jì)各種專門的處理器。用這些相同的專門處理器又可以組成各種形式的陣列。每一個(gè)這樣的陣列又可以作為系統(tǒng)的一個(gè)組成部分,用來解決復(fù)雜的課題,例如破譯56位DES。
對(duì)于DES的破譯,每一個(gè)處理器都必須具有足夠的能力來處理一個(gè)試驗(yàn)性的密鑰。全部處理器將同時(shí)用來處理一項(xiàng)密文(cipher-text)和與其相對(duì)應(yīng)的明文(plain-text)。同一個(gè)處理器還必須有能力,能夠處理臨近處理器的配置問題,和向臨近處理器傳遞數(shù)據(jù)的功能。
配置可以從位于陣列一個(gè)角上的那個(gè)處理器開始,然后一代一代地沿著陣列的對(duì)角線,像波浪似的傳播擴(kuò)展（如圖1所示）。配置擴(kuò)展經(jīng)歷的一代一代的代數(shù),僅僅是處理器數(shù)目的平方根值。
一旦,一個(gè)處理器完成了向左面的,向下面的臨近處理器傳送重構(gòu)信息以后,它就開始執(zhí)行算法規(guī)定的任務(wù)。它還向下和向左傳送輸入數(shù)據(jù),并且作為執(zhí)行算法任務(wù)的一部分,向上面的,和向右面的鄰居傳送結(jié)果。
上面說的僅僅是一個(gè)例子。由于重構(gòu)信息流與數(shù)據(jù)流的傳送都限定在局部區(qū)域,這樣形成的傳送波浪可以向任何一個(gè)方向前進(jìn)。此外,在任何時(shí)候都有一些處理器在進(jìn)行重構(gòu),而同時(shí)也有一些處理器在進(jìn)行計(jì)算。動(dòng)態(tài)的配置是這種結(jié)構(gòu)的重要特征。
目前的硅器件制造工藝,可以在一塊芯片上安置大約100000個(gè)單元�，F(xiàn)在該公司制成的供測(cè)驗(yàn)用的芯片還比較小,但是一旦制造技術(shù)進(jìn)步,在一塊芯片上能夠制造更大規(guī)模的陣列時(shí),單元數(shù)目就可以猛增。
為什么選擇DES破譯作為試驗(yàn)線路？那是因?yàn)镈ES破譯任務(wù),不僅適合于采用許多個(gè)互相獨(dú)立而又相同的處理器來完成所要求實(shí)現(xiàn)的運(yùn)算;而且,它的一個(gè)局部線路所起的作用和全局線路完全相似。一個(gè)實(shí)際的56位DES破譯線路,如果讓一個(gè)處理器僅僅處理一項(xiàng)測(cè)試密文的話,就需要1017個(gè)處理器。
如果從陣列的一角開始重構(gòu),需要經(jīng)過 417000代,才能夠完成全部陣列的配置。如果配置一個(gè)處理器需要10 ms,完成整個(gè)陣列則需要5 s的時(shí)間。
實(shí)際試驗(yàn)選用的是一個(gè)4位DES算法。線路當(dāng)然可以按照實(shí)際規(guī)模來實(shí)現(xiàn),但是那樣花費(fèi)太大了。
每一個(gè)處理器在試驗(yàn)中所起的作用如圖2所示。MyID模塊向 genKEY模塊傳送與位置有關(guān)的坐標(biāo)。genKEY模塊隨即產(chǎn)生與該處理器相對(duì)應(yīng)的一個(gè)密鑰標(biāo)本實(shí)例。
Match？模塊則根據(jù)密鑰對(duì)此標(biāo)本實(shí)例進(jìn)行加密,并且將當(dāng)前的實(shí)例與相應(yīng)的密文樣本進(jìn)行比較。如果匹配不成功,Match KEY對(duì)于此處理器的輸出為0。如果當(dāng)并且僅僅當(dāng),截止至目前為止所有的匹配作用都是成功的時(shí),一個(gè)局部的寄存器被置位為1。
Match KEY的輸出,被傳送給此處理器的上面的和右面的鄰居。由于一個(gè)4位處理器,每次僅僅能處理密文中的4位,因此它必須經(jīng)歷足夠長(zhǎng)的周期,進(jìn)行許多次運(yùn)行才能排除所有其它的組合,得到唯一的密鑰,處理完畢全部任務(wù)。
對(duì)于4位的模擬仿真進(jìn)行的很好,結(jié)果可以從該公司的網(wǎng)站上看到。適合這一類陣列應(yīng)用的計(jì)算任務(wù)還有：求出下述形式的函數(shù)的全部的根：f(x) = n。它本身的范圍就很廣泛。如果希望從Cell Matrix公司了解更多的信息,請(qǐng)?jiān)L問網(wǎng)址：http://www.cellmatrix.com
----Rodney Myrvaagnes/王正華 譯
|
66821730(技術(shù)支持)
