日韩床上生活一级视频|能看毛片的操逼网站|色悠悠网站在线观看视频|国产免费观看A淫色免费|国产av久久久久久久|免费A级视频美女网站黄|国产毛片av日韩小黄片|热久久免费国产视频|中文字幕无码色色|成人在线视频99久久久

一、數(shù)據(jù)包處理
　　對于網(wǎng)絡(luò)處理,業(yè)界已經(jīng)有大量的行動試圖重新定義網(wǎng)絡(luò)處理的含義�？紤]到這一點,為了在我們的數(shù)據(jù)包處理方法討論過程中避免混淆,讓我們首先定義本文中將用到的術(shù)語。網(wǎng)絡(luò)處理（數(shù)據(jù)包處理）由下列典型線路卡所包含的五項基本功能（圖1）組成：
　　* 數(shù)據(jù)包拆卸和成幀
　　* 數(shù)據(jù)包分類
　　* 數(shù)據(jù)包修改
　　* 業(yè)務(wù)/流量管理
　　* 隊列和策略管理
　　還有兩項額外的功能也作為網(wǎng)絡(luò)處理的一部分考慮：
　　* 安全性處理
　　* 控制和管理
　　一些設(shè)計人員經(jīng)常僅將前五項功能稱為數(shù)據(jù)包處理,而把所有七項功能作為網(wǎng)絡(luò)處理。我們不按這種方式區(qū)分,并在本文中同時使用網(wǎng)絡(luò)處理和數(shù)據(jù)包處理來指稱所有七項功能。然而,我們將把網(wǎng)絡(luò)處理與網(wǎng)絡(luò)處理器（NP）區(qū)別開來。網(wǎng)絡(luò)處理是指上面提供的功能,而網(wǎng)絡(luò)處理器是完成網(wǎng)絡(luò)處理的特殊半導(dǎo)體器件。

數(shù)據(jù)平面和控制平面處理
　　數(shù)據(jù)包處理由數(shù)據(jù)平面處理和控制平面處理組成。數(shù)據(jù)平面處理是指對正常數(shù)據(jù)數(shù)據(jù)包的處理,而控制平面處理包括異常處理,以及管理路由算法、進行監(jiān)視統(tǒng)計、提供策略規(guī)則和完成網(wǎng)絡(luò)管理功能。
　　有多種方法可以實現(xiàn)數(shù)據(jù)平面處理,也有多種半導(dǎo)體器件可以采用,我們將在下面進行詳細的探討。目前,大多數(shù)數(shù)據(jù)平面處理半導(dǎo)體器件都包括一個或多個可用于控制處理和管理的嵌入式處理器。
　　相當(dāng)通用的RISC架構(gòu),如PowerPC或MIPS處理器,在控制平面處理方面具有軟件工具熟悉的優(yōu)勢,可以利用用戶多年的使用經(jīng)驗。然而,沒有多處理器方案或硬件加速方案的支持,這些處理器在面對太多異常數(shù)據(jù)包或復(fù)雜的管理功能時會很快過載。
數(shù)據(jù)包處理的多種方法
　　在由新技術(shù)和商業(yè)創(chuàng)新驅(qū)動的動態(tài)網(wǎng)絡(luò)市場上,變化是唯一不變的東西。因此,這一市場中的廠商需要以較低的成本適應(yīng)快速的變化才可以保持贏利能力。這推動了數(shù)據(jù)包處理這一網(wǎng)絡(luò)設(shè)備的基本功能從固定解決方案向可編程解決方案的轉(zhuǎn)變（圖2）。有多種半導(dǎo)體器件解決方案可用于網(wǎng)絡(luò)處理,但這些器件可大致分成ASIC和可編程器件兩類。固定和可編程器件在數(shù)據(jù)包處理方面的主要優(yōu)勢與它們對任何其他應(yīng)用一樣。圖3顯示出比較流程的每種類型固定功能/可編程器件在性能/上市時間參考平面中的優(yōu)點。成品可編程解決方案主要有兩種類型—網(wǎng)絡(luò)處理器（NP）和FPGA。NP和FPGA都是可編程的。NP提供的是以處理器為中心（軟件為中心）的可編程能力,而FPGA提供的是以硬件為中心的可編程能力。我們將詳細考察這三種方法。
　　* ASIC 方法：高性能固定功能,高成本
　　* RISC 方法：具有優(yōu)化處理器引擎的可編程成品器件,可提供靈活性和性能。軟件為中心的用戶可編程能力。網(wǎng)絡(luò)處理器（NP）即屬此類。
　　* FPGA 方法：具有高度并行邏輯結(jié)構(gòu)的可編程成品器件,可提供用戶定義的性能和靈活性組合。他們還可提供防止黑客入侵所需要的代碼安全性。
　　除了這三類主要的器件外,還有用作支持器件的專用存儲器（SDRAM、SRAM、CAM和FCRAM）和ASSP（專用標(biāo)準(zhǔn)產(chǎn)品）。市面上幾種成品ASSP提供系列協(xié)處理功能,以提高數(shù)據(jù)包處理的性能和克服處理瓶頸。網(wǎng)絡(luò)處理ASSP市場的存在是由于某些功能用上面3種方法的任何一種都不能高效率地實現(xiàn)。如果您在系統(tǒng)中增加協(xié)處理和支持器件的數(shù)量,靈活性會受到很大影響。然而,如果希望您的產(chǎn)品盡快上市的話,就不可能完全避免協(xié)處理器。關(guān)鍵是在不犧牲上市時間的情況下延長產(chǎn)品在市場生存時間,并盡量減少使用的協(xié)處理器的數(shù)量。

ASIC
　　ASIC可為任何固定功能提供高性能,但卻幾乎沒有靈活性和可擴展性。ASIC需要很高NRE成本和較長的設(shè)計時間,從而使產(chǎn)品上市時間延長并對營收產(chǎn)生負面影響。然而,ASIC對于大批量應(yīng)用來說成本上比較經(jīng)濟,如果確信產(chǎn)品市場變化相對較小,那么選擇ASIC就很理想。不幸的是,變化是這一市場上唯一不變的東西�？紤]控制處理,對于數(shù)據(jù)包異常處理來說,ASIC邏輯成本很高（也有非常例外的情況）。ASIC正被逐漸替代,網(wǎng)絡(luò)行業(yè)現(xiàn)在普遍采用可編程方法。

RISC（網(wǎng)絡(luò)處理器）
　　在這種方法中,利用RISC處理器結(jié)構(gòu)進行數(shù)據(jù)包處理。支持這一方法的器件稱為網(wǎng)絡(luò)處理器,并且是軟件可編程的。網(wǎng)絡(luò)處理器作為設(shè)計網(wǎng)絡(luò)設(shè)備的現(xiàn)成商用器件而發(fā)展起來,其目標(biāo)是提供網(wǎng)絡(luò)處理所需要的靈活性和可擴展能力以及足夠的性能。幾家大型和小型半導(dǎo)體供應(yīng)商加入了這一競爭行列,為市場提供了具有極大靈活性和較短上市時間的線速度網(wǎng)絡(luò)處理器。多數(shù)NP包括多個優(yōu)化的嵌入式RISC CPU（圖4）以提供可編程能力和用于通用數(shù)據(jù)包處理功能的類似ASIC的硬件電路。其設(shè)計理念是利用硬件電路處理通用第2層和第3層功能,而利用RISC引擎進行主處理。
　　根據(jù)供應(yīng)商不同,NP中的多處理器引擎配置成不同的架構(gòu)以優(yōu)化關(guān)鍵的路徑延遲。請參見圖5。
　　* 流水線結(jié)構(gòu)：多個優(yōu)化處理器以串行方式連接,每個處理器處理一個子任務(wù)
　　* 超級標(biāo)量結(jié)構(gòu)：多個優(yōu)化的處理器以并行方式連接,每一個處理一個完整的任務(wù)
　　* 混合結(jié)構(gòu)：流水線和超級標(biāo)量結(jié)構(gòu)的結(jié)合
　　在這些配置中,每個RISC引擎針對特定的數(shù)據(jù)包處理功能而優(yōu)化。然而,這些優(yōu)化使得專用的RISC引擎不能再以高級語言編程,從而迫使用戶使用微代碼/匯編語言。這一方法非常麻煩,并且削弱了提供靈活性和上市時間優(yōu)勢這一網(wǎng)絡(luò)處理器存在的根本基礎(chǔ)。NP供應(yīng)商已經(jīng)意識到這一問題,并試圖通過提供預(yù)封裝的可以由最終用戶根據(jù)需要容易地進行定制的軟件來改善可用性。幾家網(wǎng)絡(luò)處理軟件公司的出現(xiàn)就完全是為了解決NP的這一問題。

FPGA
　　FPGA對任何高速并行數(shù)據(jù)處理都非常理想,而且具有非常的靈活性和可擴展能力�，F(xiàn)已成為可編程設(shè)計事實選擇的FPGA器件現(xiàn)在又悄然增加了許多網(wǎng)絡(luò)設(shè)備友好的特性以進入這一市場。通過在平臺PFGA中基本功能中增加網(wǎng)絡(luò)系統(tǒng)所要求的特性,這些器件對NP形成了強烈的競爭。例如,Xilinx Virtex-II Pro FPGA包含高性能可編程結(jié)構(gòu)、嵌入式PowerPC處理器和3.125 Gbps收發(fā)器。通過網(wǎng)絡(luò)友好的功能,平臺FPGA可提供高性能數(shù)據(jù)和網(wǎng)絡(luò)控制處理功能。這使他們成為WAN/MAN/LAN網(wǎng)絡(luò)中專用網(wǎng)絡(luò)處理的理想候選器件,并將在靈活性/性能間進行折衷的控制權(quán)交到用戶手中。對于在第2層/第3層橋接不同類型的業(yè)務(wù)和實施高速功能（如安全性處理）來說,FPGA成為OEM廠商的首選。然而,與NP不同,PFGA沒有內(nèi)置的網(wǎng)絡(luò)處理功能,因此,為了實現(xiàn)實現(xiàn)數(shù)據(jù)通道和控制通道功能,必須由用戶利用硬件描述語言（HDL）、知識產(chǎn)權(quán)核心（IP）和C語言對其進行硬件編程。