| 在新型無線和衛(wèi)星通信設(shè)備中,數(shù)/模轉(zhuǎn)換器（D/A）的作用及其性能日顯重要。能提供12位分辨率和400MSPS的轉(zhuǎn)換速率的D/A目前已用于基站、先進的天線和其他系統(tǒng)中。
新一代的14位D/A也已經(jīng)面市。在大多數(shù)應(yīng)用中,關(guān)鍵的性能參數(shù)有噪聲、有效位數(shù)（ENOB）和被定義為一個特定頻帶內(nèi)基帶信號電平與最高寄生信號之差的無寄生動態(tài)范圍（SFDR）。
 雖然這些D/A技術(shù)特性給人印象深刻,但它們通常是根據(jù)簡單的、未經(jīng)調(diào)制的單音信號測試而得,且未必與易受環(huán)境影響的系統(tǒng)內(nèi)（in-system）性能一致。如果D/A性能大大偏離技術(shù)要求,則發(fā)生故障的危險增加。這意味著設(shè)計師應(yīng)仔細研究規(guī)定的技術(shù)要求,并在現(xiàn)實的工作條件下評價D/A的性能。
性能
在理想狀態(tài)下,D/A具有前沿模擬能力和預(yù)處理能力。它與系統(tǒng)的連接方式取決于其頻率生成要求,即頻率/帶寬。
要生成寬帶和高指向性的IF,除采用諸如FCL、EECL或LVDS等超出3V CMOS（200MSPS）的高速數(shù)據(jù)接口的辦法之外,沒有什么其他選擇。
具有12位分辨率、400MSPS的D/A內(nèi)核以及ECL數(shù)據(jù)輸入這一獨特組合的CMOS D/A能夠取代雙極型CMOS和BiCMOS的D/A。
數(shù)字處理部分也能與CMOS D/A內(nèi)核集成以提供簡化系統(tǒng)要求的產(chǎn)品。這些性能包括內(nèi)插濾波器、時鐘倍增器/生成器、噪聲整形、用以改善小信號線性的數(shù)字高頻脈動以及改善大信號線性的段混洗（segment shuffling）。
D/A的性能在很大程度上取決于終端用戶的使用。每種應(yīng)用通常需要一個窄帶信號,如帶寬在約200kHz的TDMA或GSM信號,或是一個位于不同頻率上的寬帶信號（1MHz或更高）。
噪聲
噪聲是寬帶中的一個重要因素,而在窄帶中SFDR更為重要。生成的頻率取決于D/A之后的模擬信號串的要求,以及至IF或RF的任何上變換。
因此,為提高總體系統(tǒng)性能,并在某些情況下降低系統(tǒng)復(fù)雜性,D/A還應(yīng)當具有可靠的、改良的噪聲頻率和三階截取（intercept）。例如：一個能產(chǎn)生高頻的 D/A能夠使上變頻級的數(shù)量從2降至1。
由產(chǎn)品設(shè)計和制造公差決定的結(jié)構(gòu)上的限制或固有噪聲源會使總體系統(tǒng)性能受到限制。設(shè)計工藝能將這一潛在劣化降至最低程度,但這只是途徑之一;在特定頻率上改善性能的另一個途徑是提高轉(zhuǎn)換速率。
較高的速率提高了有效過取樣比,過取樣比的定義是轉(zhuǎn)換速率除以生成的頻率所得的商。但是,當轉(zhuǎn)換速率被提高到超過了轉(zhuǎn)換器內(nèi)核的能力時,這種方法也會失效。
功耗
功耗是個關(guān)鍵變量。設(shè)計師應(yīng)對“D/A在低于幾百毫瓦的極低功耗下能提高最高性能”的說法持謹慎態(tài)度,因為這限制了器件提供低噪聲性能的能力。
換句話說,應(yīng)考慮如何在超高速D/A所要求的功率和可能增加的噪聲之間取得折衷。這會限制SFDR和相鄰?fù)ǖ拦β时?并導(dǎo)致無法滿足系統(tǒng)的技術(shù)規(guī)范。
時鐘信號源
另一個重要因素是外接時鐘信號源。時鐘頻率直接影響系統(tǒng)設(shè)計的復(fù)雜性,這是因為在四倍于內(nèi)插D/A數(shù)據(jù)率的高頻時鐘操作對鄰近的系統(tǒng)元件有特殊的要求。
為獲得最佳性能,將內(nèi)部時鐘倍增器旁路,代之以D/A內(nèi)核要求的一個x1/x2/x4時鐘。如果最佳性能不那么重要,DLL可提供一個價廉物美的簡化方案。
最后,在選擇D/A的過程中,在對公布的技術(shù)規(guī)范進行仔細測試和提出質(zhì)疑的同時,還應(yīng)考慮未來的要求。選擇一個針對目前和今后設(shè)計留有性能提升余量的D/A,以實現(xiàn)設(shè)計的重復(fù)使用并減少對D/A的再次評價——這是決定產(chǎn)品面市時間的兩個因素。
|
66821730(技術(shù)支持)
