| 由于技術(shù)的集成度與日俱增,而電子系統(tǒng)也日趨復(fù)雜,因此我們更逼切地需要尋求一個(gè)可以大量傳送數(shù)據(jù)的可靠方法。無論數(shù)據(jù)的傳送是在芯片之間、電路板之間,還是在機(jī)架之間,低電壓差分信號(hào)傳輸 (LVDS) 技術(shù)都是極受歡迎的解決方案,適合許多不同的應(yīng)用。 
符合 LVDS 標(biāo)準(zhǔn)
LVDS（ANSI/TIA/EIA-644-A） 標(biāo)準(zhǔn)在1995年制定及采納。這種技術(shù)具有很多優(yōu)點(diǎn)。LVDS芯片一般可采用3.5mA電源所提供的電流模式驅(qū)動(dòng)器輸出,以驅(qū)動(dòng)設(shè)有100Ω終端電阻的差分線路,為接收器提供約350mV的電壓。
一般來說,1.2 V補(bǔ)償電壓會(huì)產(chǎn)生 ±350mV的電壓擺幅。由于LVDS采用差分線路,因此媒體所產(chǎn)生的磁場可以互相抵消,有助抑制噪聲的產(chǎn)生。LVDS 技術(shù)也采用電流模式驅(qū)動(dòng)器,因此產(chǎn)生振鈴振蕩或開關(guān)尖峰信號(hào)的機(jī)會(huì)也較低。此外,差分接收器可以抑制外部電源產(chǎn)生的共模噪聲,有助進(jìn)一步提高LVDS 的性能。
卓越的抑制噪聲能力是系統(tǒng)必要的功能之一,有助保持及檢測低電壓擺幅。在低電壓擺幅與受控邊緣速率的支持下,數(shù)據(jù)傳輸率可高達(dá)100 Mbps至1 Gbps 以上。
由于低電壓擺幅較小,而供電電流也較低,因此負(fù)載的功耗也較少：3.5mA×350mV = 1.2mW。此外,這個(gè)設(shè)計(jì)還有其他的優(yōu)點(diǎn),例如,只要提高數(shù)據(jù)傳輸率,系統(tǒng)便可以采用更小的總線,而電纜及連接器也可進(jìn)一步縮小。
美國國家半導(dǎo)體、STMicroelectronics、Fairchild 及 Pericom 等半導(dǎo)體廠商紛紛推出各式各樣的驅(qū)動(dòng)器及接收器,可見 LVDS 是業(yè)界普遍采用的標(biāo)準(zhǔn)。此外,像 Xilinx 與 Altera 等 FPGA 廠商以及特殊應(yīng)用集成電路供應(yīng)商如 LSI 都采用 LVDS 輸入/輸出芯片開發(fā)新產(chǎn)品。這些廠商的產(chǎn)品適用于各種不同的應(yīng)用方案,其中包括點(diǎn)對(duì)點(diǎn)數(shù)據(jù)傳送、Multidrop 或 Multipoint 總線結(jié)構(gòu)、串聯(lián)及解串、數(shù)據(jù)的交換及分配。
信號(hào)傳送
許多簡單的驅(qū)動(dòng)器及接收器都可將 LVDS 信號(hào)由系統(tǒng)的某一點(diǎn)傳送至另一點(diǎn)。有幾家公司的驅(qū)動(dòng)器及接收器芯片采用單、雙、4、8,以至16 個(gè)輸入及/或輸出的配置,能以超過 600 Mbps 的速度傳送 LVDS 信號(hào)。
利用 LVDS 鏈路傳送信號(hào)時(shí),若先將信號(hào)電平進(jìn)行簡單的轉(zhuǎn)換,也可傳送晶體管晶體管邏輯 (TTL)、互補(bǔ)金屬氧化半導(dǎo)體 (CMOS) 或 LVPECL 等低速信號(hào)。事實(shí)上,許多驅(qū)動(dòng)器芯片都可直接在輸入端口接收 TTL/CMOS 或 LVDS 電平信號(hào)。其他驅(qū)動(dòng)器則可接收 LVPECL 或 LVDS 輸入,然后再將電平轉(zhuǎn)換。
串聯(lián)/解串功能
目前已有多款串聯(lián)器芯片可將較慢的平行總線串聯(lián)一起,以便提高數(shù)據(jù)傳輸速度。這個(gè)設(shè)計(jì)可將總線帶寬大幅縮小,有助降低系統(tǒng)成本。
即使單以縮小總線體積計(jì),將數(shù)據(jù)串聯(lián)一起也有其好處。例如,異步傳輸模式交換系統(tǒng)采用的較大型總線如通用測試及運(yùn)作物理接口 (UTOPIA) 便屬于較為昂貴的應(yīng)用方案。
美國國家半導(dǎo)體的 DS92UT16 LVDS橋接器利用LVDS的高速傳送功能將 UTOPIA 總線串聯(lián)為兩對(duì)差分總線,每一方向一對(duì)。工程師只要采用這款橋接器,便可選擇UTOPIA Level 2異步傳輸模式層 (主控) 或物理層 (從屬)。總線LVDS技術(shù)可以支持多站式配置,使工程師可以利用16m長的電纜將UTOPIA總線分配給多個(gè)橋接式接收器共用(參看附圖)。
底板/多點(diǎn)結(jié)構(gòu)
LVDS 也適用于底板或多點(diǎn)結(jié)構(gòu),這是 LVDS 的另一受歡迎應(yīng)用方案,尤其廣泛用于電信系統(tǒng)之中。這些系統(tǒng)采用特別的設(shè)計(jì),確保幾個(gè)收發(fā)器可插入同一底板內(nèi)。這類系統(tǒng)可以采用單向或雙向的配置。若采用單向的配置,幾張從屬卡可接收來自同一主控卡的信息;若采用雙向的配置,所有卡都可互相進(jìn)行通信。對(duì)于這些應(yīng)用方案來說,采用的元件一般都需要較高的輸出電流,以便可以驅(qū)動(dòng)雙終端差分線路。
此外,美國國家半導(dǎo)體與德州儀器最近攜手合作,成功開發(fā)一種多點(diǎn) LVDS (M-LVDS,TIA/EIA-899) 技術(shù)。這是一個(gè)雙向的標(biāo)準(zhǔn),規(guī)定必須采用可支持高達(dá)32個(gè)節(jié)點(diǎn)及500 Mbps數(shù)據(jù)傳輸率的雙終端底板。預(yù)計(jì)這些元件將會(huì)在今年內(nèi)推出。
以電信等應(yīng)用方案來說,很多時(shí)候若能在系統(tǒng)內(nèi)互相傳送或交換信號(hào),其成效會(huì)更為理想。美國國家半導(dǎo)體已成功開發(fā)交叉點(diǎn)開關(guān),確保系統(tǒng)設(shè)計(jì)工程師可以將LVDS信號(hào)多路轉(zhuǎn)換、多路分解、重覆或分割。
若定時(shí)容差 (timing margin) 較少,例如高速系統(tǒng)便有這個(gè)情況,一般來說電路上所傳送的時(shí)鐘信號(hào)必須一致而準(zhǔn)確。系統(tǒng)若加設(shè) LVDS 時(shí)鐘中繼器,便可將失真及電磁干擾減至最低,以免干擾電路板上的重要數(shù)據(jù)信號(hào)。
目前部分廠商正為LVDS產(chǎn)品添加系統(tǒng)內(nèi)測試的功能,例如IEEE 1149.1 邊界掃描 (JTAG) 及按速度執(zhí)行的內(nèi)部自測功能 (BIST)。JTAG功能可檢查安裝過程是否正確以及電路板的互連電路是否暢通無阻,以確保系統(tǒng)的完整性。
|
66821730(技術(shù)支持)
