Cadence Design Systems公司（NYSE：CDN）今天宣布該公司由Palladium™驅(qū)動的Incisive™加速技術(shù)已經(jīng)使Matsushita Electric Industrial有限公司節(jié)省了關(guān)鍵的設計時間并大大增強了該公司的復雜、納米級設計的質(zhì)量。利用該平臺的仿真加速功能,Matsushita把其驗證性能提高了1000倍,從而把驗證測試時間從6周縮短到50分鐘。在充分利用這種生產(chǎn)率提高基礎上,Matsushita能夠運行更多的測試,極大加快了其消費電子應用的上市時間。
Matsushita高級LSI設計技術(shù)開發(fā)協(xié)調(diào)部經(jīng)理Masanobu Mizuno表示：“Cadence Palladium以其多用戶功能和短周轉(zhuǎn)時間提供了使我們能夠輕松從軟件仿真升級到仿真加速的方法。利用Cadence驗證平臺驗證我們的大型媒體處理器降低了我們的總體驗證時間并提高了我們的設計質(zhì)量。Palladium編譯時間比上一代CoBALT加速器快了10倍,因此運行時間性能得到了提高�！�更快的驗證、更好的設計質(zhì)量 “在過去10年,設計團隊不斷報告說功能驗證是他們最大的設計難題 – 通常會消耗掉他們超過一半的時間、精力和資源,”Cadence驗證加速部高級副總裁兼總經(jīng)理Christopher Tice指出：“除了利用嵌入式軟件驗證大量設計的挑戰(zhàn)之外,Matsushita也面臨著同樣的難題。解決這些問題需要極高的驗證速度和效率。Cadence Incisive驗證平臺以其統(tǒng)一的方法和單核心結(jié)構(gòu)成為實現(xiàn)按需加速和從軟件仿真到加速與硬件仿真平滑升級的唯一平臺�！� Incisive平臺內(nèi)的Palladium加速與仿真 Palladium在Incisive驗證平臺內(nèi)提供按需加速功能。Incisive是第一款用于納米級設計的單核心驗證平臺,它支持適用于嵌入式軟件、控制、數(shù)據(jù)通道以及模擬/混合信號/射頻設計方面的統(tǒng)一驗證方法。其統(tǒng)一的方法有助于降低測試機開發(fā)時間、驗證運行時間和調(diào)試時間,同時可以把整體驗證縮短50％。這種平臺可內(nèi)在支持Verilog®、VHDL、SystemC、SystemC驗證庫、屬性規(guī)范語言PSL/Sugar、算法開發(fā)和模擬/混合信號。它包含高性能功能的獨特組合：廣泛的事務級環(huán)境、快速、統(tǒng)一的測試生成、以及按需加速。
Palladium可在Incisive平臺內(nèi)部使用,或用作獨立加速器/硬件仿真器,以其強大的并行結(jié)構(gòu)提供無與倫比的速度和性能。用戶可以共享系統(tǒng)的整體容量,從而同時、獨立加速設計各部分,某些情況下,可以達到超過100倍的仿真性能。Palladium的電路內(nèi)仿真模式通過集成外設、嵌入式處理器、多個ASIC、嵌入式軟件和真實數(shù)據(jù)可以支持全面的系統(tǒng)驗證。在硬件仿真模式下或者在利用嵌入式測試機進行回歸測試時,Palladium可提供10000倍的仿真性能。這種性能水平可以實現(xiàn)SoC驗證的終極目標 – 全面的應用層軟件測試。 |
66821730(技術(shù)支持)
