| 引言
隨著半導(dǎo)體技術(shù)的不斷進(jìn)步,信號(hào)處理和信息處理電路的高密度集成化取得了長(zhǎng)足的進(jìn)步,系統(tǒng)LSI研發(fā)和推廣活動(dòng)也開展得如火如荼。與此同時(shí),對(duì)為這些系統(tǒng)LSI供電的電源電路本身也提出了高功率密度的要求。目前使用的電源幾乎都是開關(guān)電源,其小型化的基本方法便是提高開關(guān)電源的開關(guān)頻率。從另一個(gè)方面來(lái)說,如果電源的功耗增加,則對(duì)于電源的小型化是極為不利的。尤其隨著近來(lái)信息處理設(shè)備用量的激增,從節(jié)能的角度考慮,人們對(duì)于降低功耗（亦即提高電源的效率）給予了很大的關(guān)注。
本文將從電路和系統(tǒng)的層面上對(duì)開關(guān)電源效率指標(biāo)的改善進(jìn)行一些粗淺的分析。
提高開關(guān)電源效率的常見方法
開關(guān)電源的功耗包括由半導(dǎo)體開關(guān)、磁性元件和布線等的寄生電阻所產(chǎn)生的固定損耗以及進(jìn)行開關(guān)操作時(shí)的開關(guān)損耗。對(duì)于固定損耗,由于它主要取決于元件自身的特性,因此需要通過元件技術(shù)的改進(jìn)來(lái)予以抑制。在磁性元件方面,對(duì)于兼顧了集膚效應(yīng)和鄰近導(dǎo)線效應(yīng)的低損耗繞線方法的研究由來(lái)已久。為了降低源自變壓器漏感的開關(guān)浪涌所引起的開關(guān)損耗,人們開發(fā)出了具有浪涌能量再生功能的緩沖電路等新型電路技術(shù)。以下是提高開關(guān)電源效率的電路和系統(tǒng)方法：
�。�1）ZVS（零電壓開關(guān)）、ZCS（零電流開關(guān)）等利用諧振開關(guān)來(lái)降低開關(guān)損耗的方法。
�。�2）運(yùn)用以有源箝位電路為代表的邊緣諧振（Edge Resonance）來(lái)降低開關(guān)損耗。
�。�3）通過延展開關(guān)元件的導(dǎo)通時(shí)間以抑制峰值電流的方法來(lái)減少固定損耗。
�。�4）在低電壓大電流的場(chǎng)合通過改善同步整流電路的方法來(lái)減少固定損耗。
�。�5）利用轉(zhuǎn)換器的并聯(lián)結(jié)構(gòu)來(lái)減少固定損耗。
其中,第一種方法對(duì)于降低開關(guān)損耗極為有效,但問題是因峰值電流和峰值電壓所導(dǎo)致的固定損耗將會(huì)增加。第二種方法是為解決該問題而開發(fā)的有源緩沖器（Active Snubber）,是一種極為實(shí)用的ZVS方式;但是,由輕負(fù)載條件下的無(wú)功電流所引發(fā)的效率下降問題卻是其一大缺陷。第三種方法中,采用抽頭電感器（Tap Inductor）的方式是比較有效的,它能夠應(yīng)付由漏感所引起的浪涌現(xiàn)象。關(guān)于第四種方法,兩段式結(jié)構(gòu)是實(shí)現(xiàn)同步整流電路高效工作的方法之一,它采用接近0.5的固定時(shí)間比率（Time Ratio）,并由前段的轉(zhuǎn)換器來(lái)進(jìn)行輸出電壓控制。它一反“兩段式結(jié)構(gòu)將導(dǎo)致效率下降”這一傳統(tǒng)思維模式,在低電壓大電流的場(chǎng)合非常有效。至于第五種方法,既可將整個(gè)轉(zhuǎn)換器電路進(jìn)行并聯(lián),也可像電流倍增器（Current Doubler）那樣部分采用并聯(lián)結(jié)構(gòu)。下面將對(duì)利用轉(zhuǎn)換器的并聯(lián)操作所實(shí)現(xiàn)的效率提升情況進(jìn)行簡(jiǎn)要闡述。
并聯(lián)結(jié)構(gòu)轉(zhuǎn)換器實(shí)現(xiàn)高效化
1．采用轉(zhuǎn)換器并聯(lián)結(jié)構(gòu)的效率改善
 圖1示出了采用單個(gè)轉(zhuǎn)換器和兩個(gè)并聯(lián)轉(zhuǎn)換器的不同轉(zhuǎn)換器系統(tǒng)結(jié)構(gòu)。這些并聯(lián)的轉(zhuǎn)換器是完全相同的,內(nèi)阻為r,固定損耗為PC。設(shè)負(fù)載電壓為VO,負(fù)載電流為IO,則采用單個(gè)轉(zhuǎn)換器時(shí)的電效率ηS為：
ηS = VOIO /(VOI_ + PC + rIO2) (1)
圖2描繪了負(fù)載電流與效率特性的關(guān)系曲線。 
對(duì)于采用并聯(lián)轉(zhuǎn)換器結(jié)構(gòu)的場(chǎng)合而言,其功率效率為：
ηP=VOIOVO/(VOIO+2PC+(k2+(1- k)2 )rIO2) (2)
式中,k為負(fù)載電流的分割比。
效率改善率F被定義為：
F≡(ηP-ηS)/ηS×100% (3)
將(1)式和(2)式代入可得出：
F=(2k(1-k) rIO2 - PC)/((2k2- 2k+1)rIO2+2PC + VOIO) (4)
該效率改善率與負(fù)載電流的關(guān)系曲線示于圖3。由圖可知,k=0.5時(shí)的效率改善率最高。
另外,如果將負(fù)載電流集中于一個(gè)轉(zhuǎn)換器反而會(huì)使效率下降,這是由于存在固定損耗造成的。
2．采用PFC（功率因數(shù)校正）型轉(zhuǎn)換器時(shí)的效率改善
以往的一段式PFC轉(zhuǎn)換器為了在改善輸入電流波形的同時(shí)減小輸出電壓紋波而采用了圖4所示的混合并聯(lián)（Hybrid Parallel,簡(jiǎn)稱HP）方式。這種PFC轉(zhuǎn)換器所采用的并聯(lián)結(jié)構(gòu)是把以不連續(xù)電流模式工作的回掃型轉(zhuǎn)換器置于上部,而將普通的回掃型DC/DC轉(zhuǎn)換器置于下部。
在這種場(chǎng)合,出于改善輸入電流波形的需要,通過調(diào)整兩個(gè)變壓器的激勵(lì)電感的方法來(lái)使上部的電流占全部電流的70%～80%。因此,即使是對(duì)于5A這樣的大電流也能夠獲得滿足IEC規(guī)格5級(jí)標(biāo)準(zhǔn)（Class 5）的電流波形。但由圖3可知,從改善效率的角度考慮,采用并聯(lián)結(jié)構(gòu)只是在負(fù)載電流分割比 k = 0.7～0.8的情況下才能獲得滿意的效果。為此人們對(duì)圖4所示的電路進(jìn)行了改良,即通過改變傳統(tǒng)HP-PFC轉(zhuǎn)換器輸入端體電容的充電路徑（Charging Path）的方法來(lái)抑制峰值輸入電流（參見圖5）。
 這種改良型PFC轉(zhuǎn)換器的輸入電流波形滿足IEC規(guī)格D級(jí)標(biāo)準(zhǔn)（Class D）,而且可把負(fù)載電流分割比k設(shè)定為0.5～0.6,從而進(jìn)一步提升效率。圖6對(duì)HP-PFC轉(zhuǎn)換器改進(jìn)前后的效率指標(biāo)進(jìn)行了對(duì)比。 
|
