 當(dāng)IC生產(chǎn)商努力地在芯片上加入更多功能的時(shí)候,他們遇到了一些問(wèn)題。芯片尺寸變得越來(lái)越大,因此對(duì)偶然出現(xiàn)的少量灰塵和污染物造成的缺陷更加敏感。而且,將幾種不同類型的器件,例如將邏輯器件和存儲(chǔ)器件集成在一塊芯片上是非常困難的,除非使用更加復(fù)雜的工藝。
這僅僅是目前的系統(tǒng)級(jí)芯片（SOC）集成技術(shù)所遇到的部分問(wèn)題。但是,假如不是將許多不同功能部分集成在同一芯片上,而是對(duì)他們分別生產(chǎn),獲得很高的成品率,然后將這些芯片堆疊在一起形成可靠的3D（三維）芯片,那又會(huì)是怎樣的情形呢？這就是Rensselaer Polytechnic Institute（RPI）千兆級(jí)集成技術(shù)內(nèi)連線研究中心副教授“James” Jian-Qiang Lu及其同事的目標(biāo)。Lu相信將多個(gè)晶片粘接在一起然后進(jìn)行相互連線的策略能為芯片的集成技術(shù)提供更加有效的辦法,同時(shí)還能提高其性能。
Lu說(shuō)：“我們正在開發(fā)單片電路晶片水平的3D集成工藝,它可能具有系統(tǒng)芯片和系統(tǒng)封裝的所有優(yōu)點(diǎn),同時(shí)還能降低成本,以及使用更小尺寸的芯片達(dá)到更好的性能。在上個(gè)月的國(guó)際內(nèi)連線技術(shù)會(huì)議（IITC）上,Lu介紹了他和來(lái)自RPI以及International SEMATECH 近期共同取得的工作成果。
在3D晶片水平集成技術(shù)中,首先各個(gè)功能部分在不同的晶片上分別進(jìn)行制造,其芯片尺寸要小得多。然后進(jìn)行晶片對(duì)準(zhǔn)、粘接、減薄化和晶片間的縱向相互連接。晶片間相互連接的技術(shù)由RPI和Albany大學(xué)合作進(jìn)行研究。3D集成最初的重點(diǎn)是微處理器、ASIC和存儲(chǔ)體。當(dāng)然,他們也在嘗試將這一技術(shù)延伸到RF、模擬、光學(xué)和MEMS芯片中去。
Lu解釋了該工藝的制作過(guò)程：“如果你有三片晶片,在每片晶片上你都完成了所有的工藝。那么你就可以將其中兩片晶片在對(duì)準(zhǔn)后進(jìn)行面對(duì)面的粘接,然后對(duì)上面那片晶片的背面進(jìn)行減薄化處理,最后通過(guò)鉆孔、填充和研磨進(jìn)行晶片間的連接,我們將該工藝稱為晶片間相互連接技術(shù)。也就是說(shuō)首先通過(guò)干法蝕刻出一個(gè)孔來(lái),然后填入金屬（例如銅）,最后進(jìn)行CMP處理,就象銅的嵌入式圖形化工藝一樣。完成這兩片晶片的相互連接之后,你就可以對(duì)第三片晶片重復(fù)進(jìn)行以上工藝處理了：對(duì)準(zhǔn)、粘接、減薄和晶片間相互連接�！�
這一方法的批評(píng)者指出,如果晶片的良率為80%,那么兩片晶片粘接后其良率最高只能達(dá)到64%。Lu辯論說(shuō),對(duì)于一系列性能和功能系統(tǒng)規(guī)格來(lái)說(shuō),該方法確實(shí)可以大大提高其良率,因?yàn)樾酒叽绺?每片晶片的工藝更簡(jiǎn)單、條件更優(yōu)化�！澳憧梢栽诓煌木鲜褂貌煌墓に�,你可以使用成熟的技術(shù)來(lái)提高良率。而且芯片尺寸更小也會(huì)提高良率。最后,因?yàn)槟阌酶〉男酒秃芏痰木g通孔替代了二維大尺寸芯片和很長(zhǎng)的內(nèi)連線,所以內(nèi)連線延遲也被縮短了。因此,你也許根本沒(méi)必要使用高風(fēng)險(xiǎn)的（內(nèi)連線）新技術(shù)。”
根據(jù)Lu的經(jīng)驗(yàn),在3D晶片水平集成技術(shù)的四大關(guān)鍵工藝（晶片對(duì)準(zhǔn)、粘接、減薄和晶片間相互連接）中,粘接和減薄工藝是建立與BEOL工藝兼容的可行工藝流程時(shí)最大的考慮因素。對(duì)準(zhǔn)可以在室溫下完成,而晶片間相互連接工藝和BEOL內(nèi)連線工藝相似。但是粘接和減薄工藝卻涉及可能有害的機(jī)械和熱處理工藝,例如機(jī)械研磨。
Lu在IITC介紹的工作研究了晶片粘接和減薄工藝對(duì)晶片性能和良率的影響。他們?cè)u(píng)估了具有兩層最新的后段銅內(nèi)連線測(cè)試結(jié)構(gòu)和兩種ILD材料的晶片。他們還為各種特定的評(píng)估目的開發(fā)了相應(yīng)的評(píng)估方法,包括用熱膨脹系數(shù)（CTE）相匹配的玻璃圓片進(jìn)行光學(xué)檢查,用四點(diǎn)彎曲/分層技術(shù)測(cè)試機(jī)械粘接強(qiáng)度,以及工藝處理后晶片的電性能測(cè)試。盡管對(duì)于多孔低k ILD來(lái)說(shuō),晶片粘接和減薄工藝處于工藝窗口的邊緣,需要進(jìn)一步改進(jìn),但是晶片粘接和減薄工藝還是可以保證氧化硅或低k ILD內(nèi)連線測(cè)試結(jié)構(gòu)足夠的機(jī)械性能的。 |
66821730(技術(shù)支持)
