第25屆IEEE定制集成電路年度大會(huì)（CICC）展示了創(chuàng)新的電路技術(shù)。會(huì)上介紹的突出成就包括如下項(xiàng)目：
在生物電子學(xué)系統(tǒng)領(lǐng)域,來(lái)自美國(guó)海軍研究實(shí)驗(yàn)室、Raytheon RVS公司和Doheny眼科研究所的工程師介紹了用于人造視網(wǎng)膜的神經(jīng)刺激陣列的開發(fā)工作。這種80×40細(xì)胞陣列采用玻璃母體,母體上有幾十萬(wàn)條微導(dǎo)線連接到彎曲的視網(wǎng)膜表面。
日立公司演示了0.18μm CMOS濾波器的自動(dòng)調(diào)諧和快速自動(dòng)增益控制,有望提高把IF濾波器做在芯片上的可行性。采用前饋技術(shù)和數(shù)字定時(shí)控制,ACG電路在±28%范圍內(nèi)調(diào)整時(shí)間常數(shù)變化,精確度±4.4%。
麻省理工學(xué)院關(guān)于新Δ-δ D/A轉(zhuǎn)換器技術(shù)的論文解決了D/A設(shè)計(jì)中影響無(wú)線通信系統(tǒng)性能的轉(zhuǎn)換失真和時(shí)鐘偏差問題。相對(duì)于常規(guī)發(fā)射機(jī)構(gòu)造,這項(xiàng)技術(shù)不需要混頻器和中頻,從而節(jié)省電能和硬件。
在RF建模領(lǐng)域,Caltech公司提出了一種新方法：用MOS可變電抗器和漸進(jìn)縮放的非線性傳輸線為脈沖信號(hào)整形,該方法允許為硅襯底的上升、下降邊緣同步進(jìn)行邊緣銳化。實(shí)驗(yàn)結(jié)果表明脈沖的上升、下降時(shí)間有改善。
來(lái)自英特爾公司的一篇關(guān)于無(wú)線嵌入式DSP趨勢(shì)與挑戰(zhàn)的論文提出了功耗與縮放比例的折衷。這篇論文提出了對(duì)架構(gòu)選擇、低功耗模式、泄漏管理、低功耗計(jì)時(shí)技術(shù)和低功耗存儲(chǔ)器設(shè)計(jì)的分析。
在可編程邏輯領(lǐng)域,卡內(nèi)基梅隆大學(xué)研究人員建議研究新的常規(guī)邏輯結(jié)構(gòu),這種邏輯結(jié)構(gòu)可通過(guò)少量屏蔽進(jìn)行定制,提供類似FPGA的實(shí)現(xiàn)簡(jiǎn)單性和一次性工程費(fèi)及類似ASIC的功率延遲性能。這篇論文介紹了類似FPGA所用的查找表格設(shè)計(jì),但是為布局和性能進(jìn)行了修改。
新澤西納米技術(shù)聯(lián)盟提交了一篇對(duì)電信應(yīng)用所用的各種RF/光MEMS器件進(jìn)行綜合評(píng)價(jià)的論文。這篇論文集中于各種集成電路類的表面顯微機(jī)械加工和非集成電路類的整體顯微機(jī)械加工制造技術(shù),以及RF開關(guān)、可調(diào)電容器、高Q電感器和體聲波濾波器等不同的RF MEMS器件。
賓夕法尼亞州立大學(xué)的研究人員提出了MOS建模的一項(xiàng)突破。這個(gè)模型以表面電勢(shì)的一個(gè)非迭代解為基礎(chǔ)。模型非常精確,有高次導(dǎo)數(shù)的平滑特性,可以進(jìn)行精確的失真建模。
斯坦福大學(xué)研究人員提出了一篇關(guān)于高速鏈路的建模與分析的論文,論文分析了電壓和時(shí)鐘偏差等噪聲損傷。論文作者證明這些系統(tǒng)上的各種有色噪聲源之間的相互關(guān)系比它們的總功耗要重要得多,這和通信系統(tǒng)的標(biāo)準(zhǔn)分析有所不同。
飛利浦半導(dǎo)體公司的工程師提出了高能效低壓運(yùn)算放大器的一個(gè)設(shè)計(jì)原理。這篇論文介紹了輸入級(jí)、輸出級(jí)和頻率補(bǔ)償?shù)膶?shí)現(xiàn)以及四例放大器拓?fù)浣Y(jié)構(gòu)。
更多信息請(qǐng)聯(lián)系cicc@his.com或?yàn)g覽http://www.ieee-cicc.org。 |
66821730(技術(shù)支持)
