|
我們很多的chip中都有ram作為存儲器，存儲器是能存儲數(shù)據(jù)，并當(dāng)給出地址碼時能讀出數(shù)據(jù)的裝置。根據(jù)存儲方式的不同，存儲器可以分為隨機存儲器（ram）和只讀存儲器（rom）兩大類。 ram的原意是不管對于哪一個存儲單元，都可以以任意的順序存取數(shù)據(jù)，而且存取所花的時間都相等。即使不能完全達到以任意的順序存取，凡是能以相同的動作順序和相同的動作時間進行存入和讀出的半導(dǎo)體存儲器都包括在ram中。 按照存放信息原理的不同，隨機存儲器又可分為靜態(tài)和動態(tài)兩種。靜態(tài)ram是以雙穩(wěn)態(tài)元件作為基本的存儲單元來保存信息的，因此，其保存的信息在不斷電的情況下，是不會被破壞的；而動態(tài)ram是靠電容的充、放電原理來存放信息的，由于保存在電容上的電荷，會隨著時間而泄露，因而會使得這種器件中存放的信息丟失，必須定時進行刷新。 一般一個存儲器系統(tǒng)由以下幾部分組成。
1．基本存儲單元
一個基本存儲單元可以存放一位二進制信息，其內(nèi)部具有兩個穩(wěn)定的且相互對立的狀態(tài)，并能夠在外部對其狀態(tài)進行識別和改變。不同類型的基本存儲單元，決定了由其所組成的存儲器件的類型不同。靜態(tài)ram的基本存儲單元是由兩個增強型的nm0s反相器交叉耦合而成的觸發(fā)器，每個基本的存儲單元由六個mos管構(gòu)成，所以，靜態(tài)存儲電路又稱為六管靜態(tài)存儲電路。
圖為六管靜態(tài)存儲單元的原理示意圖。其中t1、t2為控制管，t3、t4為負載管。這個電路具有兩個相對的穩(wěn)態(tài)狀態(tài)，若tl管截止則a＝“l(fā)”(高電平)，它使t2管開啟，于是b＝“0”(低電平)，而b＝“0”又進一步保證了t1管的截止。所以，這種狀態(tài)在沒有外觸發(fā)的條件下是穩(wěn)定不變的。同樣，t1管導(dǎo)通即a＝“0”(低電平)，t2管截止即b＝“1”(高電平)的狀態(tài)也是穩(wěn)定的。因此，可以用這個電路的兩個相對穩(wěn)定的狀態(tài)來分別表示邏輯“1”和邏輯“0”。
當(dāng)把觸發(fā)器作為存儲電路時，就要使其能夠接收外界來的觸發(fā)控制信號，用以讀出或改變該存儲單元的狀態(tài)，這樣就形成了如下右圖所示的六管基本存儲電路。其中t5、t6為門控管。 (a) 六管靜態(tài)存儲單元的原理示意圖 (b) 六管基本存儲電路
圖 六管靜態(tài)存儲單元（我們�？吹降倪�有把t3&t1的gate連到一起，把t2&t4的gate連到一起）
當(dāng)x譯碼輸出線為高電平時，t5、t6管導(dǎo)通，a、b端就分別與位線d0及 相連；若相應(yīng)的y譯碼輸出也是高電平，則t7、t8管(它們是一列公用的，不屬于某一個存儲單元)也是導(dǎo)通的，于是d0及 (這是存儲單元內(nèi)部的位線)就與輸入/輸出電路的i/o線及 線相通。
寫入操作：寫入信號自i/o線及 線輸入，如要寫入“1”，則i/o線為高電平而 線為低電平，它們通過t7、t8管和t5、t6管分別與a端和b端相連，使a=“1”，b=“0”，即強迫t2管導(dǎo)通，tl管截止，相當(dāng)于把輸入電荷存儲于tl和t2管的柵級。當(dāng)輸入信號及地址選擇信號消失之后，t5、t6、t7、t8都截止。由于存儲單元有電源及負載管，可以不斷地向柵極補充電荷，依靠兩個反相器的交叉控制，只要不掉電，就能保持寫入的信息“1”，而不用再生(刷新)。若要寫入“0”，則 線為低電乎而i/o線為高電平，使tl管導(dǎo)通，t 2管截止即a=“0”，b=“1”。
讀操作：只要某一單元被選中，相應(yīng)的t5、t6、t7、t8均導(dǎo)通，a點與b點分別通過t5、t6管與d0及 相通，d0及 又進一步通過t7、t8管與i/o及 線相通，即將單元的狀態(tài)傳送到i/o及 線上。
由此可見，這種存儲電路的讀出過程是非破壞性的，即信息在讀出之后，原存儲電路的狀態(tài)不變。 2，地址譯碼器。
由于存儲器系統(tǒng)是由許多存儲單元構(gòu)成的，為了加以區(qū)分，我們必須首先為這些存儲單元編號，即分配給這些存儲單元不同的地址。地址譯碼器的作用就是用來接受cpu送來的地址信號并對它進行譯碼，選擇與此地址碼相對應(yīng)的存儲單元，以便對該單元進行讀／寫操作。
一般的操作是：輸入地址碼（address）信號通過地址碼緩沖器（address buffer）進入譯碼器（decoder ）。如下圖：
其中，a和b的信號是相反的，并且在ld觸發(fā)前保持不變，這樣就可以保證在選擇地址時信號不會消失。 如果一個ram有n個地址譯碼輸入端，則該存儲器的記憶容量是2expn比特。我們可以用2expn1根字線和2exp（n-n1）根位線相互垂直交叉排列。在字線和位線的各個交叉點上接有存儲單元。讀出的過程是，首先由行譯碼器選擇其中一根字線，接在這一字線上的所有存儲單元與各自得位線相連，各個位線上得到與存儲單元所記憶的數(shù)據(jù)相對應(yīng)的微小信號，這一微小信號經(jīng)讀出放大器進行放大(sense amplifier )。然后，由列譯碼器選擇其中一個讀出放大器，將放大的信號通過多路緩沖器 （multiplexer）送給輸出電路。 為了擴充存儲器系統(tǒng)的容量，常常需要將幾片ram芯片的數(shù)據(jù)線并聯(lián)使用或與雙向的數(shù)據(jù)線相連。 |
66821730(技術(shù)支持)
