|
|
| <!--插入廣告JS代碼--> |
摘 要：基于ISA總線的通用多DSP（數(shù)字信號處理器）目標系統(tǒng)，采用6片定點ADSP2181實現(xiàn)對2路采集數(shù)據(jù)的處理，目標系統(tǒng)板的地址可從2E8H～366H中選擇。DSP與ISA總線和A／D轉(zhuǎn)換器之間的時序控制由FPGA完成，編寫的下載軟件完成DSP程序和數(shù)據(jù)的加載。目標系統(tǒng)具有編程簡單、操作方便、使用靈活的特點。<!--摘要CH(結(jié)束)←-->
<!--→關鍵CH(開始)--> 關鍵詞：ISA總線；DSP；FPGA；A／D轉(zhuǎn)換器 <!--關鍵EN(結(jié)束)←-->1 概 述
隨著大規(guī)模集成電路水平的發(fā)展，以數(shù)字信號處理器（Digital Signal Process，DSP）為基礎的實時數(shù)字信號處理技術正在迅速發(fā)展，現(xiàn)已廣泛應用于圖像處理技術、語聲處理、智能化儀表、生物醫(yī)學與工程、通信、自動控制等領域。由Analog Device公司生產(chǎn)的ADSP是應用非常廣泛的一類DSP，其典型產(chǎn)品有定點的ADSP2181和浮點的ADSP21060。在許多實際系統(tǒng)中，需要采用多片DSP級聯(lián)的方式進行處理。因此，ADSP2181經(jīng)常經(jīng)級聯(lián)后用在實際系統(tǒng)中，我們設計了基于ISA總線的通用多DSP目標系統(tǒng)，這種系統(tǒng)可以用于早期研發(fā)及各種算 法的硬件平臺，他對縮短實際系統(tǒng)開發(fā)周期、項目預研等都有重要意義和應用價值。
2 通用多DSP目標系統(tǒng)的構(gòu)成
通用多DSP目標系統(tǒng)由6片ADSP2181、2片A／D 變換器以及實現(xiàn)邏輯功能的FPGA組成，其原理框圖如圖1所示。
（1）處理系統(tǒng)
整個處理系統(tǒng)由6片DSP構(gòu)成，他完成對2路模擬信號的采集和數(shù)據(jù)處理。本系統(tǒng)采用的是AnalogDevice公司較為典型的定點DSP系列 ADSP2181，相鄰2片DSP之間的串口數(shù)據(jù)的發(fā)送與接收、幀同步信號的發(fā)送與接收分別對應相連，數(shù)據(jù)的傳輸采用自動緩沖的方式。
（2）系統(tǒng)輸入
系統(tǒng)輸入的模擬信號由2路精度為12 b的串行A／D變換器完成，采樣率最高達400 kS／s，輸入模擬量為單極性（0～2．5 V）信號。模擬信號經(jīng)A／D變換器后以串行方式送入第1片DSP。
（3）時序控制
系統(tǒng)時序控制由FPGA（Field ProgrammableGate Array，現(xiàn)場可編程門陣列）實現(xiàn)，系統(tǒng)采用Altera公司的FPGA芯片EPF10K10，其實現(xiàn)的主要功能有：
�、佼a(chǎn)生ISA總線對各片DSP訪問的地址譯碼與控制；
②產(chǎn)生通過IDMA端口訪問DSP所需的控制信號
③產(chǎn)生各個DSP的復位信號；
④產(chǎn)生滿足A／D轉(zhuǎn)換器時序要求的控制信號CLK（串口時鐘）和CONV（轉(zhuǎn)換控制）。
另外，F(xiàn)PGA還完成了DSP與ISA總線之間數(shù)據(jù)傳輸所需的控制時序，有效地保證了數(shù)據(jù)傳輸?shù)目煽啃浴?BR>3 通用多DSP目標系統(tǒng)的硬件設計
（1）目標系統(tǒng)的地址分配與實現(xiàn)
每塊DSP目標板只占用一組端口地址，每組地址共4個：數(shù)據(jù)端口、地址端口、復位端口和控制端口。組起始地址通過4 b跳線開關加以選擇，設開關值為n，則板卡起始地址為360－4×n（記作port），其他3個端口地址分別為port＋2，port＋4，port＋ 6。在FPGA中采用如圖2所示的邏輯，實現(xiàn)了目標系統(tǒng)板端口地址的動態(tài)分配。
數(shù)據(jù)端口port 用于實現(xiàn)對DSP內(nèi)部存儲器的讀寫操作，完成DSP與上位機之間的數(shù)據(jù)傳輸。
地址端口port＋2 用于提供對DSP進行讀寫操作時DSP內(nèi)部程序存儲區(qū)（PM）或數(shù)據(jù)存儲區(qū)（DM）的起始地址。
復位端口port＋4 用于對DSP進行復位操作，實現(xiàn)對DSP的軟復位。
控制端口port＋6 用于選擇要操作的DSP。
（2）控制信號的形成
目標板上6片DSP占用同一端口地址，系統(tǒng)工作時，可以對任意DSP的任一數(shù)據(jù)區(qū)進行讀寫操作。對DSP的片選信號是通過對控制端口的操作來實現(xiàn)的。當A2A1＝11時，對應于DSP的控制端口，這時數(shù)據(jù)線的低3位（DATA［2．．0］）用于指定6個DSP中的一個。
4 下載軟件設計
ADSP2181片內(nèi)集成了一個可以訪問其內(nèi)部存儲器的16 b IDMA端口，主機通過此端口可以訪問ADSP2181片內(nèi)的程序存儲器和數(shù)據(jù)存儲器的任一單元，實現(xiàn)對DSP下載文件、傳輸數(shù)據(jù)等操作，這一過程是通過上位機對DSP的IDMA端口的操作來完成的。本文設計了基于VB的通用多DSP目標系統(tǒng)的下載軟件，通過上位機對目標系統(tǒng)進行各種操作。
（1）端口選擇 選擇一組端口地址，他應與目標板的端口地址相一致；
（2）處理器選擇 選擇所要進行讀寫操作及下載的處理器號（1�！�6＃）；
�。�3）下載文件選擇 選擇要加載到指定DSP的程序；
（4）下載 執(zhí)行下載操作，并自動檢查加載是否成功，若不成功，則重新加載；
（5）讀處理器選擇 調(diào)用讀處理器模塊，讀選定處理器的指定單元的內(nèi)容；
�。�6）寫處理器選擇 調(diào)用寫處理器模塊，在所選的處理器的指定單元寫入數(shù)據(jù)。
5 結(jié) 語
通用多DSP目標系統(tǒng)，在地址分配上充分考慮到了ISA總線和定點ADSP2181的特點，采用地址的動態(tài)分配技術，有效地節(jié)省了系統(tǒng)的資源。下載軟件可以對1片或多片DSP進行文件下載、讀、寫等操作，極大地增強了系統(tǒng)的通用性與靈活性。該系統(tǒng)可用于各種算法的硬件平臺和早期研發(fā)，具有較高的應用價值。
<!--→參考文獻CH(開始)-->
參考文獻
［1］ 吳敏淵，金偉正，胡志雄，等．ADSP系列數(shù)字信號處理器原理［M］．北京：電子工業(yè)出版社，2002．
［2］ Stefan Sjholm，Lennart Lindh．用VHDL設計電子線路［M］．邊計年，薛宏熙譯．北京：清華大學出版社，2000．
［3］ 黃正謹，徐堅，章小麗，等．CPLD系統(tǒng)設計技術入門與應用［M］．北京：電子工業(yè)出版社，2002．
［4］ 王永山，楊宏五，楊嬋娟．微型計算機原理與應用［M］．西安：西安電子科技大學出版社，1999．
66821730(技術支持)
