可配置處理器標志著第四代微處理器設計的開始，這種技術更加適合SoC的設計。本文介紹基于Tensilica公司XPRES編譯器實現(xiàn)處理器配置性能優(yōu)化的方法，采用可配置處理器設計技術的多處理器系統(tǒng)級芯片(MPSoC)設計實現(xiàn)。
在二十世紀九十年代，ASIC和SoC制造技術的發(fā)展為微處理器設計進入第四代(即后RISC，可配置處理器)打下了堅實的基礎�？膳渲锰幚砥鳂酥局谒拇⑻幚砥髟O計的開始，這種技術更加適合SoC的設計。
 align="right" BORDER=0 > |
| CLASS="maintext"> 圖1：一個處理器通過總線訪 |
當今的系統(tǒng)開發(fā)工具已經非常先進，完全可以允許設計工程師根據(jù)具體的應用目標任務來定制微處理器核。處理器定制可以在非常短的時間內，甚至幾分鐘就可以根據(jù)具體應用完成片上系統(tǒng)處理器核的設計。由于根據(jù)具體任務來定制處理器的速度非�？�，因此可配置處理器可以具有非常優(yōu)異的高性能來構建片上系統(tǒng)的設計，并且經常用于快速建立一些功能模塊，而這些功能模塊如果采用人工RTL方式設計的話，則可能需要幾個月的時間。正是由于可配置處理器技術的高性能和快速開發(fā)能力，使得許多最終產品在多個可配置處理器核的基礎上實現(xiàn)了SoC。這些最終產品包括最大和最小的網(wǎng)絡路由器以及諸如便攜式攝像機、打印機和低成本視頻游戲機等消費類電子產品。
兩種最新的開發(fā)技術已經嵌入到可配置處理器甚至SoC設計中，即全自動化、專用指令集定制技術和對處理器內部執(zhí)行部件的多口訪問技術。前者允許片上系統(tǒng)設計工程師更加專注系統(tǒng)體系結構方面的問題，而通過依賴自動化設計工具來完成某些單一功能模塊以達到性能目標；后者則克服了存在已久的總線瓶頸問題，而這種問題從1971年第一個微處理器出現(xiàn)以來就一直阻礙著微處理器性能的提高。
處理器定制
十多年來，硬件設計工程師一直在用C或者C++對系統(tǒng)進行描述，進而轉換成有效的硬件。最初的系統(tǒng)描述通常是用C或者C++寫成的，因為采用這些高級語言描述的系統(tǒng)可以在廉價的PC上執(zhí)行和評價。然而，廉價的PC并不適合許多嵌入式系統(tǒng)的設計，尤其是在消費電子領域，因為其功耗太大。因此，設計工程師開始希望找到一種工具來將用C或者C++寫成的系統(tǒng)描述轉換成硬件。
 align="LEFT" BORDER=0 > |
| CLASS="maintext"> 圖2：兩個處理器共享局部數(shù)據(jù)存儲器。 |
許多像“行為綜合”、“C語言硬件綜合”和“ESL”設計方法都有一些不足，因為它們都試圖解決在本質上很復雜的問題：用時序可執(zhí)行語言寫成的系統(tǒng)描述轉換成并行互操作和非可編程的硬件模塊。
Tensilica公司的XPRES編譯器采用一種更加簡單、更加直接的方法來解決這一設計問題。XPRES編譯器不是試圖從頭開始進行與應用相關的硬件設計，而是從一個完整的功能處理器核開始設計，然后以添加硬件執(zhí)行部件和相應的機器指令的方式來增加硬件，以加速處理器上目標應用程序的執(zhí)行速度。因此，XPRES編譯器從一個正在工作的硬件(Xtensa微處理器核)開始設計，同時使得目標程序代碼運行得更快。這種搜索的結果是完成一個微處理器的配置，此配置有一個性能/硬件開銷的特性曲線。
性能優(yōu)化的三種技術途徑
XPRES編譯器采用三種技術來建立優(yōu)化的Xtensa處理器配置：操作數(shù)融合、單指令流多數(shù)據(jù)流(SIMD)和FLIX(可變長度指令擴展)。操作數(shù)融合技術記錄程序循環(huán)語句中簡單操作出現(xiàn)的頻度。XPRES編譯器將這些指令序列合并成一條增強型指令，這種增強型指令通過減少循環(huán)內部的指令條數(shù)來加速程序代碼的執(zhí)行。
應用程序中的許多循環(huán)語句對一個數(shù)據(jù)陣列執(zhí)行相同的操作，XPRES編譯器可以將這些循環(huán)語句進行向量化，建立一條由多個相同執(zhí)行部件并行執(zhí)行多個數(shù)據(jù)項的指令。對Xtensa處理器增加SIMD指令與Tensilica的XCC C/C++編譯器是一致的，該編譯器能夠將應用程序代碼中的內循環(huán)展開并且進行向量化。通過向量化可以加速循環(huán)語句的執(zhí)行，這通常和增強型指令內部SIMD運算部件的序號有關。
XPRES編譯器采用的第三種加速程序代碼執(zhí)行的技術是Tensilica的FLIX技術。FLIX指令是一種類似于融合和SIMD指令的多操作指令。然而，F(xiàn)LIX指令由多個獨立的操作組成，而融合(fused)和SIMD指令則均為相關多操作。FLIX指令中的每一個操作都是和其它操作互相獨立的，XCC C/C++編譯器將彼此獨立的操作壓縮成一條FLIX格式的指令，而這種壓縮后的指令能夠顯著加速程序代碼的執(zhí)行速度。
采用可配置處理器設計MPSoC
在當今的應用中，很少只用一個處理器就能滿足系統(tǒng)的性能指標，即使采用面向目標應用的可配置處理器也很難做到。然而，多處理器MP指令集、高帶寬接口和小面積使得在一個SoC設計中可以集成多個可配置處理器。
SoC中處理器模塊之間硬件互連機制的選擇對系統(tǒng)性能和硅片成本產生很大影響，而且這些硬件互連機制必須直接支持多處理器系統(tǒng)設計的互連要求。消息傳遞軟件通信機制直接影響到數(shù)據(jù)隊列。類似地，共享存儲器軟件通信模式也影響到基于總線的硬件系統(tǒng)�？膳渲锰幚砥骺梢蕴峁┫到y(tǒng)以很大的靈活性，提供對共享設備和存儲器進行訪問所需的仲裁機制。共享存儲器總線的基本拓撲結構有如下幾種：
 align="right" BORDER=0 > |
| CLASS="maintext"> 圖3：處理器到處理器之間 |
1. 通過通用處理器總線訪問系統(tǒng)全局存儲器：微處理器設計一個通用接口以便實現(xiàn)多種總線事務處理。在讀操作時，如果處理器認為相應的數(shù)據(jù)在讀操作期間不在本地存儲器(根據(jù)地址或者高速緩存缺失進行判斷)，那么處理器必須要進行全局存儲器訪問。處理器請求總線控制權，當控制權得到應答后，處理器通過總線發(fā)送讀操作的目標地址。相應的器件(例如，存儲器或者輸入/輸出接口)對地址進行譯碼，然后通過總線對處理器所需要的數(shù)據(jù)進行傳送。
當兩個處理器通過總線對全局共享存儲器進行訪問時，一個處理器獲得總線控制權對數(shù)據(jù)進行寫操作，另一個處理器就必須稍后才能獲得總線控制權以便進行讀操作。按照這種方式，每個字傳輸需要兩個總線操作周期才能完成。該方法需要適度的硬件支持，并且具有較高的靈活性，因為全局存儲器和輸入/輸出接口通過公共總線進行訪問。然而，對全局存儲器的使用卻難以根據(jù)處理器和器件的數(shù)量進行很好的伸縮調整，因為總線流量會使得訪問時間變長以及產生不可預測的競爭延時。
2. 通過通用處理器總線對處理器本地局部存儲器進行訪問：可配置處理器可以允許局部數(shù)據(jù)存儲器參與通用總線事務處理。這些處理器基本上是由本地的處理器使用，并且二者是緊密耦合的。然而，控制局部數(shù)據(jù)存儲器的處理器可以按照總線從設備的方式進行操作，如圖1所示。
