摘 要：用VHDL設(shè)計(jì)了一種2DPSK信號(hào)產(chǎn)生器，測(cè)試和實(shí)際應(yīng)用表明其性能穩(wěn)定可靠。<!--摘要CH(結(jié)束)←--><!--→關(guān)鍵CH(開始)-->
關(guān)鍵詞：FPGA；VHDL；2DPSK信號(hào)產(chǎn)生器；設(shè)計(jì)<!--關(guān)鍵CH(結(jié)束)←--><!--→標(biāo)題EN(開始)-->
FPGA具有可編程邏輯器件現(xiàn)場(chǎng)可編程的靈活性，又具有門陳列器件功能強(qiáng)、高集成度和高速度的優(yōu)點(diǎn)，因此在要求功能越來越強(qiáng)，體積越來越小，功耗越來越低的現(xiàn)代通信系統(tǒng)設(shè)計(jì)中被越來越廣泛的應(yīng)用。本文討論數(shù)字通信中2DPSK信號(hào)產(chǎn)生器的FPGA設(shè)計(jì)與實(shí)現(xiàn)。
1 原 理
DPSK即差分相移鍵控，是數(shù)字通信系統(tǒng)中常用的調(diào)制方式之一，2DPSK信號(hào)為模擬信號(hào)，而FPGA只能處理數(shù)字信號(hào)，因此，需對(duì)正弦信號(hào)采樣再經(jīng)過數(shù)／模變換得到所需的2DPSK信號(hào)，F(xiàn)PGA產(chǎn)生正弦信號(hào)的采樣值。整個(gè)系統(tǒng)共分為分頻器、m序列產(chǎn)生器、差分運(yùn)算器、跳變檢測(cè)、正弦波信號(hào)產(chǎn)生器和 DAC（數(shù)／模變換器）6部分，其中前5部分由FPGA芯片完成。2DPSK信號(hào)產(chǎn)生器原理框圖如圖1所示。
本設(shè)計(jì)中對(duì)正弦波每個(gè)周期采樣100個(gè)點(diǎn)，即采樣速率為原正弦信號(hào)頻率的100倍，因此可以在接收端將原正弦信號(hào)不失真地恢復(fù)出來，從而可以在接收端對(duì)2DPSK信號(hào)正確地解調(diào)。本設(shè)計(jì)中選用8位并行D／A器件TLC7524，將波形數(shù)據(jù)轉(zhuǎn)換為模擬波形輸出，可以在示波器上觀察到比較理想的波形。
2 VHDL設(shè)計(jì)
3 仿真波形
仿真波形如圖2所示。
4 FPGA實(shí)現(xiàn)
本設(shè)計(jì)選取Altera公司的EPF10K30AQC208-3FPGA芯片實(shí)現(xiàn)，2DPSK信號(hào)產(chǎn)生器只占該芯片部分資源，其余資源作為他用。
5 結(jié) 語
本設(shè)計(jì)實(shí)現(xiàn)了2DPSK信號(hào)發(fā)生器，在EDA實(shí)驗(yàn)開發(fā)平臺(tái)上，利用片上EPF10K30AQC208-3FPGA器件產(chǎn)生波形所需的數(shù)據(jù)，再通過DAC輸出2DPSK信號(hào)波形，試驗(yàn)表明其性能良好。
參考文獻(xiàn)
