摘要
鑒于USB (通用串行總線) ASIC控制器的線寬不斷變小，迫使物理層從控制器中分離出來，令到許多系統(tǒng)設(shè)計(jì)人員認(rèn)識(shí)到物理層獨(dú)立的重要性。由于業(yè)界所需的分立物理層器件能與在較低VCC下工作的USB控制器接口，系統(tǒng)設(shè)計(jì)人員必須在符合USB 2.0標(biāo)準(zhǔn)的系統(tǒng)中正確地引進(jìn)物理層。
本文討論利用分立收發(fā)器在符合USB 2.0標(biāo)準(zhǔn)的系統(tǒng)中實(shí)現(xiàn)物理層所需考慮的系統(tǒng)級(jí)設(shè)計(jì)因素，并概括使用這種方法的優(yōu)點(diǎn)。與此同時(shí)，本文特別討論如何做到完全符合USB 2.0規(guī)范要求，重點(diǎn)在于正確的信號(hào)端接及數(shù)據(jù)流上行-下行配置需求。最后探討在低電壓控制器和較高電壓物理層器件之間需要進(jìn)行電壓轉(zhuǎn)換時(shí)所出現(xiàn)的一些難題，以及如何解決這些難題。
關(guān)于獨(dú)立物理層的爭論
由于USB已在個(gè)人計(jì)算機(jī)連接方面處于領(lǐng)導(dǎo)地位，因此也會(huì)很快地主導(dǎo)其它便攜電子設(shè)備。許多USB控制器采用0.18μm或更小線寬的ASIC技術(shù)安裝。 盡管這些小線寬技術(shù)能夠?qū)崿F(xiàn)尺寸較小的低功耗芯片、延長電池壽命，并使得便攜式設(shè)備的外形尺寸越來越小，但較小線寬卻會(huì)影響設(shè)備的電流處理能力和ESD性能。對(duì)于系統(tǒng)設(shè)計(jì)人員來說，外形因數(shù)和功耗一直而且繼續(xù)是非常重要的考慮因素，尤其是開發(fā)依靠電池供電的新一代PDA、移動(dòng)電話和數(shù)字相機(jī)時(shí)。隨著系統(tǒng)設(shè)計(jì)人員使用線寬越來越小的ASIC技術(shù)來縮減板卡空間，他們意識(shí)到尺寸、成本和功耗的減少需要付出代價(jià)。首先是ESD性能的降低。許多設(shè)計(jì)人員發(fā)現(xiàn)由于控制器的線寬較小，必須采用外部收發(fā)器件來達(dá)到所需的ESD保護(hù)性能水平。將物理層與控制器分開可以大幅提高外部引腳的ESD保護(hù)性能。這些引腳會(huì)經(jīng)受很多的ESD沖擊，因?yàn)閁SB標(biāo)準(zhǔn)要求設(shè)備具有熱插拔能力。例如，USB1T1102的D+、D- 引腳具有12kV的ESD保護(hù)功能，可在大多數(shù)ESD環(huán)境下提供優(yōu)良的保護(hù)性能。
降低功耗所需付出的第二個(gè)代價(jià)是采用ASIC的控制器不能滿足USB 2.0規(guī)范的電壓要求。第三個(gè)與集成有關(guān)的代價(jià)是ASIC復(fù)雜度增加和設(shè)計(jì)時(shí)間延長。這主要是因?yàn)槟M和數(shù)字設(shè)計(jì)集成在一塊芯片上會(huì)引起混合信號(hào)的問題。最后一個(gè)代價(jià)是在板卡布局方面，因?yàn)槲锢韺颖仨毧拷吘�，所以限制了ASIC芯片的貼裝位置�；诜N種原因，許多系統(tǒng)設(shè)計(jì)人員已經(jīng)不再將物理層集成在ASIC USB控制器上，并且證實(shí)利用ASIC USB控制器與獨(dú)立的物理層接口，可以實(shí)現(xiàn)兩全其美的方案 - 低成本、低功耗控制器和USB2.0標(biāo)準(zhǔn)信號(hào)條件下的高ESD性能，全部在針對(duì)便攜式設(shè)備別具成本效益的小外形中進(jìn)行。
USB 2.0是什么？
在詳細(xì)討論如何實(shí)現(xiàn)符合USB 2.0標(biāo)準(zhǔn)的物理層之前，必需對(duì)"符合USB 2.0標(biāo)準(zhǔn)"有一致的了解。首先，讓我們回顧USB標(biāo)準(zhǔn)的發(fā)展歷程。在USB 2.0發(fā)布之前的標(biāo)準(zhǔn)是USB 1.1。USB 1.1標(biāo)準(zhǔn)提前推出了高速USB (480 Mbps) 規(guī)范，但最后僅實(shí)施了全速 (12 Mbps) 和低速 (1.5 Mbps) 運(yùn)作。USB 2.0規(guī)范針對(duì)用于視頻流等高帶寬應(yīng)用的高速器件而設(shè)。USB 2.0推出后，許多人都認(rèn)為USB 2.0標(biāo)準(zhǔn)器件一定能高速傳輸數(shù)據(jù)；但這理解并不正確。符合USB 2.0標(biāo)準(zhǔn)是指收發(fā)器必須滿足USB 2.0規(guī)范的所有要求，無論是應(yīng)用于低速、全速或高速設(shè)備。對(duì)于收發(fā)器而言，規(guī)范針對(duì)了某些技術(shù)指標(biāo)而給出不同的要求，視乎器件是否具有全速(12 Mbps) 或高速 (480 Mbps) 能力而定。例如，這正是許多全速收發(fā)器 (如USB1T20和USB1T1102) 及未來產(chǎn)品 (如USB1T1104 和 USB1T1105) 仍可提升至USB 2.0標(biāo)準(zhǔn)原因。這些器件與當(dāng)今大多數(shù)PC所具備的高速端口上行兼容。目前，全速收發(fā)器仍是最流行的物理層實(shí)施。因此在以下討論中，USB 2.0主要是指全速器件適用的標(biāo)準(zhǔn)。
實(shí)施
USB 2.0標(biāo)準(zhǔn)區(qū)分全速和高速的指標(biāo)之一是傳輸線的串聯(lián)端接。例如在USB 2.0標(biāo)準(zhǔn)系統(tǒng)中使用全速 (12 Mbps) 緩沖時(shí)，必須在收發(fā)器外部的D+、D- 引腳上串接電阻，這是為了正確匹配特定傳輸線的阻抗 (該傳輸線的特征阻抗ZO為90Ω，單端阻抗為45Ω)。為了匹配這個(gè)負(fù)載，全速收發(fā)器的輸出阻抗必須在28Ω 到 44Ω之間。為了正確地匹配傳輸線的阻抗，輸出驅(qū)動(dòng)電路的特征曲線必須處于圖1和圖2所示的灰色陰影區(qū)域內(nèi)。這兩個(gè)圖直接引自USB 2.0規(guī)范標(biāo)準(zhǔn)。
Figure 1 Full Speed Buffer V/I Characteristics driving low (pg126 USB 2.0 Specification)
Figure 2 Full Speed Buffer V/I Characteristics driving high(pg 126 USB 2.0 Specification)
由于信號(hào)引腳的特征輸出阻抗實(shí)際上比正確匹配負(fù)載所需的總體阻抗小很多，所以必須在這些引腳上串接電阻。許多收發(fā)器供應(yīng)商建議串接電阻阻抗為33Ω。而實(shí)際上，上拉電阻阻值只要能保證傳輸線一側(cè)測出的總阻抗在28-44Ω范圍內(nèi)就可以(參見圖3)。
Figure 3
串聯(lián)端接電阻的不同是由于設(shè)備輸出驅(qū)動(dòng)電路阻抗特征曲線的差異，這是收發(fā)器供應(yīng)商所選擇的工藝和設(shè)計(jì)技術(shù)不同而引起的。例如，USB1T11A的外部串接電阻應(yīng)為24Ω，才能使其等效輸出阻抗處于該變化范圍內(nèi)，而USB1T1102則需要33Ω。特征曲線保持在圖1和圖2所示的灰色區(qū)域內(nèi)，就可保證接收端收發(fā)器所要求的VIH電平得以滿足，并獲得清晰的眼圖 (eye diagram)。圖4所示為正確的眼圖示例。
