摘 要：簡要介紹了網(wǎng)管交換機的設計實現(xiàn)，著重介紹了低功耗CPU接口芯片GT-48330的特點、接口、工作原理以及在網(wǎng)管交換機中的電路設計和軟件實現(xiàn)，并對擁塞控制進行了分析。<!--摘要CH(結束)←-->
<!--→關鍵CH(開始)--> 關鍵詞：網(wǎng)管交換機；GT-48330；軟硬件設計；擁塞控制<!--關鍵CH(結束)←-->
1 引 言
交換機是局域網(wǎng)最重要的網(wǎng)絡連通設備，局域網(wǎng)的管理大多會涉及交換機的管理。交換機分為可網(wǎng)管交換機和不可網(wǎng)管交換機，這兩種交換機的區(qū)別主要在是否能被管理。這里的管理是指通過管理端口執(zhí)行監(jiān)控交換機端口狀態(tài)、劃分VLAN、設置Trunk等操作，可以被管理的交換機就是網(wǎng)管交換機。網(wǎng)管交換機可以通過串口、Web（網(wǎng)絡瀏覽器）和網(wǎng)管軟件來管理。
網(wǎng)管交換機的內(nèi)部大致結構如圖1所示。
其工作原理：端口進來的數(shù)據(jù)包先到交換芯片，交換芯片判定是否是管理包，若不是則通過其他端口轉發(fā)出去；若是，則傳送給接口芯片，由接口芯片傳給CPU進行處理。同時，一些由CPU產(chǎn)生的管理包要通過接口芯片傳給交換芯片，用來控制交換芯片，或者通過端口發(fā)送出去�？偟貋碚f，接口芯片主要起到了CPU和交換機芯片間的橋梁作用。
接口芯片和CPU之間通常是通過PCI總線或一 般的數(shù)據(jù)／地址總線相連的，和交換芯片間的接口形式主要看交換芯片的接口，不同廠家的交換芯片具有不 同的接口。本文主要討論如何使用低功耗的接口芯片GT-48330來實現(xiàn)對具有G.Link接口的交換芯片的控制和管理。
2 芯片介紹
GT-48330是美國Marvell公司的低功耗G.Link 和CPU的接口芯片。他在8／16 b CPU總線和Marvell公司的具有G．Link接口的交換芯片的G．Link總線之間提供了一個硬件接口。他支持多種嵌入式CPU和微處理器，如80C186，8051，Motorola Coldfire，Inteli960等，CPU可以直接通過他實現(xiàn)對交換芯片的管理。GT-48330作為低價的G.Link到CPU的接口芯片，代替了在高端管理系統(tǒng)的PCI接口芯片。
他可以與多種不同的CPU和微控制器相連接，其CPU的接口數(shù)據(jù)寬度為8／16 b，具有片內(nèi)包緩沖器，能夠在片內(nèi)緩存整個完整長度的包，CPU能夠通過簡單的讀寫操作進入包緩存器。具有中斷控制器，能夠接收來自交換芯片產(chǎn)生的中斷并可以對本地的CPU或微控制器產(chǎn)生中斷。提供屏蔽和觸發(fā)寄存器。采用3．3 V的核心電壓，功耗較低。G．Link口的時鐘可達
2．1 接口說明
�。�1）和交換芯片間的接口GT-48330提供了16根發(fā)送數(shù)據(jù)線GTXD［15∶0］，16根的接收數(shù)據(jù)線GRXD［15∶0］，用來和交換芯片進行數(shù)據(jù)傳輸；一根發(fā)送命令線GTXCMD，他只在第一個時鐘周期為高，表示傳輸線上為命令類型，其他的周期將為低電平，表示傳輸線上為數(shù)據(jù)；一根接收命令線GRXCMD；一根G．Link時鐘輸入線GTXCLK；一根發(fā)送數(shù)據(jù)的參考時鐘線GTXOCLK；一根接收數(shù)據(jù)的參考時鐘線GRXCLK，需由外部的時鐘來提供。一根用于說明其G．Link口是否連接的GUNCC線。
�。�2）和CPU間的接口GT-48330的CPU接口提供了16 b的數(shù)據(jù)線AD［15∶0］，用于與CPU的數(shù)據(jù)線相接；12 b數(shù)據(jù)線Add［11∶0］，用于與CPU的地址線相接；一根片選線CS；讀、寫信號線RD與WR各一根；一根工作模式選擇線Endian，用以設置其輸出的數(shù)據(jù)高低字節(jié)是否交換；一根地址鎖存信號線ALE；一根數(shù)據(jù)返回有效線DTACK；一根中斷線INT，用來和CPU的中斷管腳相接；一根DTACK模式選擇線DTACKMODE，用以確定何時DTACK有效；一根配置線MB，用來決定數(shù)據(jù)、地址線是否復用；一根模式選擇線ASM，用以選擇異步或同步模式；一根時鐘線CLK，為GT-48330提供CPU接口的參考時鐘；一根復位線RST,用以復位GT-48330
2．2 工作原理
GT-48330作為CPU和G．Link接口的交換芯片間的橋梁，主要的工作就是將數(shù)據(jù)從交換芯片轉給CPU，這對GT-48330來講是一個接收過程；并將CPU發(fā)過來的數(shù)據(jù)轉給交換芯片，這對GT-48330來講是一個發(fā)送過程。
2.2.1 GT-48330的接收
GT-48330接收的數(shù)據(jù)分為4種：由交換芯片送過來的數(shù)據(jù)包、由交換芯片送過來的新地址消息（一個數(shù)據(jù)包只要通過交換芯片，包中的源地址信息就會被交換芯片記錄并傳送）、由交換芯片送過來的中斷消息和CPU要從交換芯片中讀取的消息。
�。�1）接收數(shù)據(jù)包過程 在GT-48330中存在2 kB的緩沖區(qū)（Buffer）用于接收來自交換芯片的包。由交換芯片產(chǎn)生的包發(fā)送結束消息（EOP）存在0x9E4 0x9EF中，當GT-48330接收到包，并監(jiān)測到EOP后，他將發(fā)送相應的中斷給CPU，CPU從Interrput-cause寄存器中可以獲得中斷的原因，這樣CPU就可以從Buffer中讀取包。
當Buffer滿時，如果GT-48330還沒有完成對先 前包的處理，又有新的包到來，此時將會產(chǎn)生G．Link口的擁塞。GT-48330可以設置Disable PacketBlocking（DPB）bit來防止擁塞，當設為0時，GT- 48330將通過發(fā)流控消息來防止G．Link口的擁塞；當設為1時，GT-48330將通過拒絕這些包來防止擁塞，此時所有的包將被忽略。
（2）接收新地址消息的過程GT-48330中存在一個專用的新地址隊列（NA＿Q），共可以存儲16個條目，對應的存儲地址為0x800～0x80F。當有新的地址到來時，GT-48330將發(fā)送一個中斷給CPU，這樣CPU就可以到0x800～0x80F中提取新的地址消息，同時將Interrput-cause0寄存器清零；如果GT-48330還有新的地址，將會把新的地址消息放入到0x800～0x80F中，并再次發(fā)出中斷。
對于新地址隊列溢出的情況，GT-48330可以通 過忽略或發(fā)流控消息來處理。這可以通過設置GT48330的Enable＿register＜DNAB＞bit來實現(xiàn)，而CPU可以通過監(jiān)測NAQOF中斷來獲得。如果＜DNAB＞bit設置為1時，當NA＿Q滿時，GT-48330將忽略到來的新地址消息；如果為0時，當NA＿Q滿時則發(fā)流控信息，通知交換芯片，暫緩發(fā)送。
（4）CPU要從交換芯片中讀取消息的過程CPU發(fā)送消息給交換芯片，表示要獲取數(shù)據(jù)（例如一些端口狀態(tài)信息）。此時，交換芯片會發(fā)送Block＿write消息給CPU，在GT-48330中有一個專用的32B的Buffer用于存儲此消息，對應的存儲地址為：0x980～0x99F。當有block_write到來時，GT-48330將發(fā)送中斷消息給CPU，CPU通過相關的中斷位獲取中斷，然后來讀取block＿write消息。
2.2.2 GT-48330的發(fā)送
對于GT-48330來說他具有2種發(fā)送方式：自動DMA方式和CPU傳輸方式。對于自動DMA的方式，不需要CPU進行干涉，GT-48330可以自動完成發(fā)送。對于CPU傳輸方式，則需要CPU對發(fā)送的過程進行干涉。
�。�1）自動DMA方式 CPU首先寫傳輸數(shù)據(jù)（TD）寄存器，同時設置＜TD＞位，GT-48330根據(jù)TD來向交換芯片發(fā)送Buffer請求消息，在TD消息中包含了目的交換芯片號、端口號、CPU號及包的數(shù)量等消息。CPU寫數(shù)據(jù)到GT-48330的32 b的包存儲空 間8LWW Buffer中，如果GT-48330接收到交換芯片可以開始傳送包的消息（SOP），他將把包發(fā)送給相應的交換芯片；如果收到交換芯片的拒絕消息（Buffer＿rejecet），他將發(fā)送相應的中斷給CPU，告訴發(fā)數(shù)據(jù)被拒絕。
�。�2）CPU傳輸方式 CPU先直接通過GNT－A/B Buffer來發(fā)送Buffer請求消息，CPU等待接收到SOP消息，此消息將被GT-48330存儲在OGRBuffer中，然后再傳給CPU。一旦CPU收到SOP消息，就通過GT-48330的GNT－A/B通道來發(fā)送數(shù)據(jù)包，同時CPU還通過GNT－A/B來發(fā)送數(shù)據(jù)包傳送結束（EOP）消息給交換芯片。
3 電路設計
GT-48330的G．Link口的電路設計說明：數(shù)據(jù)發(fā)送和接收線GTXD［15∶0］／GRXD［15∶0］與交換芯片的G．Link口的接收和發(fā)送線相連；GTXCMD／GRXCMD發(fā)送和接收與交換芯片的接收和發(fā)送命令線相連；GTXOCLK發(fā)送數(shù)據(jù)的參考時鐘，通過22Ω的匹配電阻接到交換芯片的G．Link口的接收時鐘；GRXCLK接收數(shù)據(jù)的參考時鐘，由時鐘模塊來提供；GTXCLK接收數(shù)據(jù)的參考時鐘，由時鐘模塊來提供；GTXCLK作為GT-48330的G.Link口的系統(tǒng)時鐘，同樣由時鐘模塊來提供。GTXCLK和GRXCLK的時鐘頻率為83．33 MHz。電路邏輯圖如圖2所示。
