要：主要介紹了一種具有可編程特點的多串行接口模塊的研究與設(shè)計工作，該模塊利用自身的CPU完成對模塊的控制與報文通訊，利用IDT公司推出的異步高速雙口RAMIDT7130完成與主計算機(jī)的通訊，同時，通訊的模式可以通過主CPU在線設(shè)定。由于模塊與主控計算機(jī)之間采用雙CPU并行工作的模式，該模塊在工業(yè)控制與儀表測試等實時性要求較高的領(lǐng)域中有著十分廣闊的應(yīng)用前景。<!--摘要CH(結(jié)束)←-->
<!--→關(guān)鍵CH(開始)--> 關(guān)鍵詞：串口接口；異步通信；雙口RAM<!--關(guān)鍵CH(結(jié)束)←-->
串行通訊接口是計算機(jī)工業(yè)控制中常用的數(shù)字接口之一，由于串行通行接口對于計算機(jī)主機(jī)速度來說是慢速器件，在單CPU的應(yīng)用中，計算機(jī)主機(jī)不得不花費較多的時間來處理串行接口的操作，特別在多個串行接口的場合，這種現(xiàn)象尤其特出。為了解決這個問題，本文采用雙CPU并行工作，用一片低速CPU管理串口，主CPU和從CPU的數(shù)據(jù)交換則通過異步高速雙口RAM來完成。
1 IDT7130雙口RAM
1） IDT7130的管腳功能和內(nèi)部功能框圖
雙口RAM是一種具有兩個通訊端口的存儲器芯片，通常成為左口（L）和右口（R），兩個端口具有相同的物理特性，包括完整的地址線、數(shù)據(jù)線和控制線，各個端口都可以對它進(jìn)行讀和寫操作，因此它經(jīng)常在多端口通訊應(yīng)用對象中作為數(shù)據(jù)交換的平臺。
表1為主要管腳及功能說明，圖1為內(nèi)部功能框圖。
2） IDT7130忙仲裁邏輯和雙邊中斷邏輯
當(dāng)左右兩端口同時要求對同一地址單元進(jìn)行操作時，雙口RAM有可能發(fā)生操作沖突，忙仲裁邏輯正是用來解決這個問題。具體地說：忙仲裁邏輯是用來確定左右兩端口被要求訪問同一個地址單元時的優(yōu)先級。表2是忙邏輯的基本操作方式。＊表示左右兩端口地址先穩(wěn)定時，則對方BUSY信號為低，本方BUSY信號為高。＊＊表示當(dāng)端口BUSY信號為低時，則本端口禁止寫。
雙邊中斷邏輯是通過讀或?qū)慖DT7130的最后兩個存儲單元（3FEH、3FFH）來實現(xiàn)的，表3為中斷邏輯表，對于這兩個單元的內(nèi)容，設(shè)計者可以自己定義。正是因為IDT7130擁有雙邊的中斷邏輯，才使它能夠方便地成為高速器件（高速CPU）和低速器件（低速CPU）之間的數(shù)據(jù)中轉(zhuǎn)站。
2 硬件接口
圖2為智能多串口通信接口電路的原理框圖。 異步串口通信采用異步串口通信控制器8251芯片實現(xiàn)，用一片89C51統(tǒng)一管理8251的接收和發(fā)送，主、從CPU的數(shù)據(jù)交換通過一片IDT7130雙口RAM實現(xiàn)。它們之間的握手協(xié)調(diào)通過IDT7130的雙邊中斷邏輯來實現(xiàn)。當(dāng)從CPU一組報文接收完畢，需要通知主CPU取走報文時，則向IDT7130的3FF地址寫操作，由IDT7130發(fā)出INTR中斷信號通知主CPU。當(dāng)主CPU需要發(fā)送報文時，則通過向IDT7130的3FE地址寫操作，由IDT7130發(fā)出INTL中斷信號通知從CPU執(zhí)行發(fā)送。采用這種設(shè)計思路，IDT7130的雙邊中斷邏輯可以使主、從CPU和雙口RAM進(jìn)行通信時不需要插入等待周期，從而實現(xiàn)雙口RAM的全速存儲，同時由于主CPU不和從CPU直接發(fā)生數(shù)據(jù)交換，而通過高速的雙口RAM實現(xiàn)，因此可以節(jié)約主CPU的時間，從而可以提高主CPU的工作效率。而IDT7130自帶的忙仲裁邏輯，可簡化地址訪問競爭電路的設(shè)計。
在89C51對多片8251的管理中，為了兼顧實時性和多片8251管理的方便性，接收采用中斷結(jié)合查詢的方式，發(fā)送采用中斷方式。在硬件電路的設(shè)計接收時，當(dāng)一片8251或其中幾片8251接收到一幀數(shù)據(jù)后，會通過或非門向89C51的INT1發(fā)中斷信號，89C51接到中斷后，查詢P0口，確定具體提出中斷申請的串口位置，然后將數(shù)據(jù)從串口中讀出，將它們儲存在IDT7130中的相應(yīng)接收存儲區(qū)中，當(dāng)IDT7130相應(yīng)接收存儲區(qū)中的一組報文完成后，則由IDT7130向主CPU發(fā)中斷，取走報文。發(fā)送時，則先由主CPU將需要發(fā)送的報文送入IDT7130劃分出的相應(yīng)發(fā)送區(qū)，然后由IDT7130向89C51發(fā)中斷，由89C51逐步讀出報文，送入相應(yīng)的8251將報文送出。
3 雙口RAM地址分配和軟件設(shè)計
本設(shè)計中對于RAM存儲區(qū)的分配，首先分成命令區(qū)、狀態(tài)區(qū)、接收數(shù)據(jù)區(qū)、發(fā)送數(shù)據(jù)區(qū)和中斷區(qū)五個大區(qū)，如表4所示。接收數(shù)據(jù)區(qū)和發(fā)送數(shù)據(jù)區(qū)主要用作存放接收數(shù)據(jù)和待發(fā)送的數(shù)據(jù)，為了保證數(shù)據(jù)發(fā)送的可靠性，發(fā)送數(shù)據(jù)區(qū)可以存放5個數(shù)據(jù)塊，以防止多端口同時發(fā)送時發(fā)送數(shù)據(jù)的丟失。
主CPU和從CPU的握手通過命令區(qū)和狀態(tài)區(qū)來完成。命令區(qū)內(nèi)容由主CPU寫，從CPU讀，包括初始化8251、發(fā)送報文、串口屏蔽等一系列命令組成。狀態(tài)區(qū)內(nèi)容由從CPU寫，主CPU讀，包括8251的狀態(tài)、從CPU命令執(zhí)行狀況和中斷狀態(tài)等信息。中斷區(qū)用于發(fā)出和清除雙口RAM的左右兩個端口的中斷。在雙口RAM的地址分配和握手協(xié)議的設(shè)計中，可以根據(jù)實際串口通信情況的不同，靈活把握。
本設(shè)計中89C51的軟件設(shè)計主要包括兩個方面：接收中斷程序，發(fā)送中斷程序。在此分別給出接收中斷程序和發(fā)送中斷程序簡略軟件框圖。圖3是接收中斷程序的軟件框圖，圖4是發(fā)送中斷程序的 軟件框圖。
異步高速雙口RAM作為數(shù)據(jù)緩沖器件，在解決高低速器件的數(shù)據(jù)傳輸問題中，有著非常廣泛的應(yīng)用天地。本文中所討論的多串口設(shè)計方法，正是異步高速雙口RAM作為數(shù)據(jù)緩沖器件解決數(shù)據(jù)傳輸問題的一個典型范例。可以預(yù)見，在高速器件和低速器件數(shù)據(jù)傳輸?shù)膽?yīng)用設(shè)計中，以IDT7130系列芯片為代表的異步高速雙口RAM作為重要的數(shù)據(jù)緩沖器，必將發(fā)揮重要的作用。
<!--→參考文獻(xiàn)CH(開始)-->
［2］ 何立民．單片機(jī)應(yīng)用系統(tǒng)設(shè)計［M］．北京：北京航空航天大學(xué)出版社．
［3］ Integrated Device Technology，Inc．Date Book［M］．1998．
