摘 要：研制開發(fā)VXI總線的模塊化儀器，其關(guān)鍵是接口電路設(shè)計。VXI接口的集成化、單片化可以大大簡化VXI模塊開發(fā)的過程。FPGA具有集成度高、可靠性好、速度快、價格低、編程方便、設(shè)計靈活等特點，很適合VXI接口設(shè)計。在此采用FPGA來設(shè)計VXI總線接口電路，并詳細討論接口中幾個主要功能模塊的設(shè)計和實現(xiàn)。
關(guān)鍵詞：VXI總線；接口電路；FPGA
1 引言
VXI總線系統(tǒng)是一種在世界范圍內(nèi)完全開放的、適用于多廠商的模塊化儀器總線系統(tǒng)，是目前世界上最新的儀器總線系統(tǒng)。作為一種系統(tǒng)集成靈活、快捷、方便的開發(fā)技術(shù)，模塊的研制和開發(fā)是它的基礎(chǔ)。為了研制開發(fā)VXI模塊化儀器，必須首先要解決VXI總線接口電路的設(shè)計。
以前舊的設(shè)計方法，主要有以下兩種方案：1)采用分立元件配合GAL等小規(guī)模器件實現(xiàn)。這種方法的優(yōu)點是接口部分可以和功能部分緊密配合，但集成度低、規(guī)模小、可靠性差。2)采用現(xiàn)成的接口芯片，如Interface Tech的IT9010，IT9010M寄存器基、消息基VXI接口芯片；Cypress的VIC068系列VME接口芯片等。但是，這些芯片的價格較高，也不易理解其實現(xiàn)原理，難以調(diào)試。
隨著自動測試系統(tǒng)的要求越來越高，VXI總線虛擬儀器的功能越來越復雜，對電路的設(shè)計要求也越來越高，設(shè)計工作量也越來越大。因此，有別于以上兩種方案，采用FPGA來設(shè)計VXI接口電路。FPGA（Field Programmable Gate Array）是目前廣泛采用的一種可編程器件，它的應用不僅使得數(shù)字電路系統(tǒng)的設(shè)計非常方便，并且還大大縮短了系統(tǒng)研發(fā)周期，縮小了數(shù)字電路系統(tǒng)的體積和所用芯片的品種。它綜合了以上兩種方案的優(yōu)點，集成度高、可靠性好、速度快、價格低、編程方便、設(shè)計靈活，可以隨時修改以適應不同需求。
2 功能模塊的設(shè)計與實現(xiàn)
設(shè)計實現(xiàn)的目標是C尺寸，寄存器基A16/D16器件，不設(shè)中斷請求功能。VXI總線寄存器基接口電路框圖如圖1所示，圖中主要包括：總線緩沖驅(qū)動、尋址和譯碼電路、數(shù)據(jù)傳輸應答狀態(tài)機、配置及操作寄存器組四個部分。
圖1 VXI總線寄存器基接口電路框圖
2.1 VXI總線緩沖驅(qū)動
該部分完成對VXI背板總線中的數(shù)據(jù)線、地址線和控制線的緩沖接收或驅(qū)動，以滿足VXI規(guī)范信號的要求。對于A16/D16器件來說，只要實現(xiàn)背板地址總線A01~A15和數(shù)據(jù)總線D00~D15的緩沖驅(qū)動。根據(jù)VXI總線規(guī)范要求，此部分在電路中用74系列的芯片來實現(xiàn)。地址線緩沖采用兩片74ALS244，用AS*來選通。數(shù)據(jù)線緩沖采用兩片74ALS245，用DBEN*（由數(shù)據(jù)傳輸應答狀態(tài)機產(chǎn)生）來選通。由于數(shù)據(jù)傳輸是雙向的，其方向由WRITE*控制。當WRITE*為真（低電平，表示一個"寫"操作）時，背板總線D00~D15上的信息經(jīng)DB00~DB15傳輸?shù)侥K上；當WRITE*為假（高電平，表示一個"讀"操作）時，則DB00~DB15上的信息被傳輸?shù)奖嘲蹇偩�D00~D15上。在一個正常的"讀"操作期間，DB00~DB15上的信息來源于由尋址和譯碼電路所決定的寄存器中的內(nèi)容。
2.2 尋址和譯碼電路
該部分的設(shè)計采用MAX+PLUSⅡ的原理圖設(shè)計方式。利用元件庫里的現(xiàn)有元件進行設(shè)計,采用了兩片74688和一片74138。其創(chuàng)建的功能模塊如圖2所示。
該功能模塊對地址線A15～A01及地址修改線AM5～AM0進行譯碼。當器件被尋址時，接收地址線及地址修改線上的地址信息，并將其與本模塊上硬件地址開關(guān)設(shè)置的邏輯地址相比較，如果AM5～AM0上邏輯值為29H或2DH（由于是A16/D16器件），地址線A15，A14 均為1，并且A13～A06上的邏輯值與模塊的邏輯地址相等時，該器件被尋址選通（CADDR*為真）。接著其結(jié)果被送往下一級譯碼控制，通過對地址A01～A05 進行譯碼選中模塊在16位地址空間的寄存器。
2.3 數(shù)據(jù)傳輸應答狀態(tài)機
該部分的設(shè)計采用MAX+PLUSⅡ的文本輸入設(shè)計方式。由于DTACK*的時序比較復雜，所以采用AHDL語言來進行設(shè)計，通過狀態(tài)機實現(xiàn)。其創(chuàng)建的功能模塊如圖3所示。
