
當DSP向PC104請求數(shù)據(jù),TS101的標志位FLAG0通過CPLD的緩沖連接到PC104的其中一條中斷信 號引腳,當PC104收到中斷請求向RAM寫完數(shù)據(jù),通過寫I/O口的方式,由CPLD產生回復信號到TS101的IRQ0,TS101在適當?shù)臅r間讀取數(shù)據(jù)并進行算法處理。當TS101向PC104發(fā)送數(shù)據(jù),則先向RAM中寫數(shù)據(jù),寫完后由標志位FLAG1產生讀數(shù)據(jù)請求信號,通過CPLD緩沖連接到PC10 4的另一條中斷信號引腳,PC104響應中斷讀完數(shù)據(jù),通過寫I/O口的方式由CPLD產生回復信號到TS101的IRQ1。當PC104訪問雙端口RAM時。數(shù)據(jù)總線的16位通過CPLD緩沖連接到RAM左端口的I/O15L~I/O0L,因為16位的數(shù)據(jù)訪問占用的是偶地址,所以地址總線的A16~A1在CPLD緩沖后連接到RAM的左端口的A15L~A0L地址線。PC104其余的地址線通過在CPLD里的譯碼產生RAM左端口的選通信號。當TS101訪問RAM,TS101的前16根地址線連接到RAM的A15R~A0R,前16根數(shù)據(jù)線連接到RAM右端口的I/O15R~I/O0R,用