摘要：DSP 應用系統(tǒng)中，大多有ADC和DAC通道。本文介紹一種集成了ADC和DAC于一體的TLC320AC01模擬接口電路與TMS320VC5402定點 DSP的接口電路的硬件設計方法。該設計采用2片TLC320AC01芯片，工作于主從模式。最后給出一個軟件實例說明主從模式下軟件的實現(xiàn)方法。
關鍵詞：TLC320AC01 TMS320VC5402 DSP ADC DAC 主從模式 緩沖串口
在許多應用系統(tǒng)中，數(shù)字信號處理器DSP必須從多路模數(shù)轉換器（ADC）通道獲取信息，并且將經DSP處理后的數(shù)字信號傳送到多路數(shù)模轉換器（DAC）通道輸出。關鍵問題是怎樣在DSP系統(tǒng)中十分容易和高效地實現(xiàn)這些轉換，因此必然涉及到接口電路的設計。本文介紹一種單片內集成了ADC通道和DAC通道的模擬接口電路TLC320AC01與TMS320VC5402緩沖串口的接口的設計實現(xiàn)方法，然后，基于這種接口電路的硬件設計，通過軟件編程實現(xiàn)模擬信號的采集與回放。
1 芯片介紹
TMS320VC5402 是TI公司生產的，從屬于TMS320C54x系列的一個合作靈活、高速、具有較高性價比、低功耗的16位定點通用DSP芯片。其主要特點包括：改進的哈佛結構（1條程序存儲器總線，3條數(shù)據(jù)存儲器總線和4條地址總線），帶有專用硬件邏輯CPU，片內存儲器，片內外圍專用的指令集，專用的匯編語言工具。 TMS320VC5402含4K字的片內ROM和16K字的雙存取RAM，1個HPI（Host Port Interface）接口，2個多通道緩沖單口MCBSP（Multi-Channel Buffered Serial Port），單周期指令執(zhí)行時間10ns，雙電源（1.8V和3.3V）供電，帶有符合IEEE1149.1標準的JTAG邊界掃描仿真邏輯。
TLC320AC01 是TI公司生產的一個14位、音頻（大約12kHz帶寬）、內含抗混濾波器和重構濾波器的模擬接口電路，有一個能與許多DSP芯片相連的同步串行數(shù)字接口。其內部電路的配置和性能參數(shù)的設定，比如采樣頻率、濾波器帶寬和增益高調整等，都可以通過對它內部的8個數(shù)據(jù)寄存器寫入控制信息來實現(xiàn)。ADC通道與 DAC通道同步操作，數(shù)據(jù)是以2的補碼格式進行傳輸?shù)摹Ｓ?個基本的操作模式：單機模式、主從模式、線性編解碼模式。在單機模式下，TLC320AC01 能生成移位時鐘和幀同步并用于單機的數(shù)據(jù)傳輸；主從模式下、1個TLC320AC01作為主機生成主移位時鐘和幀同步信號，另外的模擬接口電路是從機；在線性編解碼操作模式下，移位時鐘和幀同步信號由外部電路生成，定時信號可以由任何一種編解碼電路產生。TLC320AC01的典型應用包括調制解調器、語音處理、工業(yè)過程控制、光譜分析、作為DSP的模擬接口電路進行數(shù)據(jù)采集處理以及各種記錄儀等。TLC320AC01C的工作溫度范圍是0～70℃。 TLC320AC01有28腳的塑料J型針封裝（帶FN后綴）和64腳的塑料扁平封裝（帶PM后綴），體積較小，適應于便攜設備。單一5V電源供電，工作時的最大功耗110 mW。
2 硬件連接
硬件連接電路原理如圖1所示。
①TMS320VC5402與2片TLC320AC01的主時鐘必須來源于同一外部時鐘源。本設計采用10MHz的有源晶振作主時鐘源，以消除噪聲，并保持DSP與TLC320AC01接口電路協(xié)調工作。
②主模式的TLC320AC01的M/S端接高電平，從模式的TLC320AC01的M/S接地。
3 軟件設計
3.1 軟件編制過程
一旦完成了正確的硬件連接，接下來就可以進行軟件編程調試了。要完成的工作包括：
① 兩個通道的區(qū)分。TLC320AC01的運行模式是主從模式：一個TLC320AC01是主，另一個是從。硬件上通過設置M/S的高低電平分配主從模式的 TLC320AC01，軟件上則通過檢測從TLC320AC01所接收的信息字中的最低有效位將主與從分開。主的信息字的最低有效位是0，而所有從的信息字的最低有效位是1。主從模式下的TLC320AC01與TMS320VC5402的緩沖串口進行輪流通信。
② 初始化。初始化操作過程包括通過TMS320VC5402的同步串口發(fā)送兩串16位的數(shù)字信息到TLC320AC01。第一串為0000 0000 0000 0011B，14個最高有效位（bits 15～2）定義輸出采樣值為0，2個最低有效位（bits 1～0）說明下一個要傳輸?shù)臄?shù)據(jù)字屬于二次通信（關于一次通信和二次通信的內容請參閱TLC320AC01的DATA SHEET）。第二個數(shù)據(jù)值用來對TLC320AC01的9個數(shù)據(jù)寄存器的某一個進行配置。Bits 15、14用來控制Modem中的相移，這里設為0；bit 13=0，表示這個數(shù)據(jù)值將寫到TLC320AC01的某個寄存器；bits 12～8表示要配置的寄存器地址；bits 7～0包含要寫到寄存器的值。9個寄存器的描述如下：R0大多數(shù)應用設為0，R1用來設置采樣頻率，R2用來設備低通濾波器的截止頻率，R3進行相移控制，R4進行模擬輸入輸出的增益控制，R3進行相移控制，R4進行模擬輸入輸出的增益控制，R5用于使能高通濾波器，R6控制操作模式，R7控制從模式的串行通信，R8控制生成的幀同步脈沖數(shù)。
③用戶代碼的編寫。完成音頻信號采集與回放代碼的編制。本設計采用中斷方式，包括發(fā)送中斷和接收中斷。
3.2 部分關鍵代碼
（1）初始化
包括TMS320VC5402的初始化和TLC320AC01的初始化。
；TMS320VC5402的初始化；
SSBX INTM ；使所有中斷無效
ORM#0834h,PMST ；設備處理器方式狀態(tài)寄存器PMST
STM #02492h,SWWSR ;所有外圍兩個等待狀態(tài)
RSBX OVM ；使OVM=0
RSBX FRCT ；使FRCT=0，允許整數(shù)乘
STM #010h,IMR ;多通道緩沖串口接收中斷使能
RSBX INTM ；使能所有非屏蔽中斷
；TLC320AC01的初始化
SSBX SXM ；設置符號擴展模式
LD #PR1，DP ；以下三句設置TLC320AC01內部數(shù)據(jù)
LD PR1，A ；寄存器R1的值，其余寄存器的設置與此同
CALL AC01_2ND
……
RET
AC01_2ND；
RSBX INTM ；使中斷有效
STH A，DXR10
STL A，DXR10
STL #0，DXR10 ；確保字被發(fā)送
SSBX INTM ；使中斷無效
RET
（2）接收中斷服務程序
這段程序包括通道的區(qū)分，方法是：使主TLCAC01首選寫入，主TLCAC01的LSB是0，從TLCAC01的LSB是1。發(fā)送中斷與此相同。
SBPREC：BITF DRR10，#1
BC loop1,TC
LD DRR10,A
AND #0fffch,A
STL A,DXR10
B loop2
Loop1: LD DRR10,A
AND #0fffch,A
STL A,DXR10
RETE
Loop2: RETE
結束語
基于上述硬件設計的方法，通過軟件編程可以實現(xiàn)許多應用，如數(shù)據(jù)采集、處理和存儲的數(shù)據(jù)采集卡，對采集的數(shù)據(jù)進行頻譜分析和頻譜分析儀，數(shù)字記錄儀，以及調制解調器等。
