是AD73360的硬件復位輸入端。低電平有效，可復位AD73360內部的所有電路，包括八個控制寄存器（CRA、CRB、CRC、CRE、CRD、CRE、CRF、CRG、CRH）和數字電路。SE 是同步串行接口（SPORT）開放輸入端。此引腳上的信號由DSP控制其為高電平或低電平。當SE為高電平時，AD73360正常工作；當SE為低電平時，AD73360被禁止，此時所有的輸出信號都進入三態(tài)，所有的輸入信號都不起作用，同時AD73360將進入節(jié)電狀態(tài)。
3 應用電路
3．1 模擬輸入通道的電路設計
對于AD73360的六個模擬輸入通道來說，每一個都既可以配置成單端輸入，也可以配置成差動輸入。對于電力運行參數監(jiān)控應用來說，為了提高系統(tǒng)的抗干擾能力，通常使用差動輸入。因為物理電力系統(tǒng)的工作頻率為50Hz，因此，可以把50Hz的交流信號直接耦合到AD73360的模擬輸入端。具體電路如圖1所示。圖中，REFOUT為AD73360所產生的基準輸出，用來偏置模擬輸入端的電平，可根據需要配置為1．5V或2．5V。C1和C2為50Hz 交流耦合電容器，其值可取0．1μF或更大。R1和C3、R2和C4共同構成一階低通濾波器，主要起反混迭的作用。因為AD73360采用的是Σ－ ΔA／D轉換原理，具有優(yōu)良的內置反混迭性能，所以不需要在模擬通道上再配置高階低通濾波器，而只用簡單的一階RC低通濾波器就足夠了。R3和R4的作用是把偏置電平引導到模擬輸入端。
3．2 與DSP的接口電路設計
由于AD73360和TMS320F206型DSP都支持工業(yè)標準的六線同步串行接口。所以二者之間的接口電路非常簡單。圖2是該接口的邏輯電路原理圖。圖中的四個幀同步信號連接成幀同步返回環(huán)方式，即讓AD73360的輸出幀同步信號SDOFS輸出到AD73360的輸入幀同步信號SDIFS，而讓 TMS320F206的發(fā)送幀同步信號FSX輸出到接收幀同步信號FSR。這樣，無論是發(fā)送幀同步信號還是接收幀同步信號，都被強制與SDOFS保持同步。AD73360的數據輸入信號SDI和數據輸出信號SDO分別與TMS320F206的數據發(fā)送信號DX和數據接收信號DR相連。TMS320F206的發(fā)送時鐘信號與CLKX的接收時鐘信號CLKR都取自AD73360的時鐘輸出信號SCLK。TMS320F206的標志輸出信號XF連接到AD73360的復位信號和激活信號SE。
與并行接口相比，采用工業(yè)標準的六線同步串行接口的信號線的數目大為減少。這樣，不僅減少了印制板面積占用，而且也大大減少了電磁干擾，從而更加有利于系統(tǒng)的穩(wěn)定工作。因此，在保證滿足系統(tǒng)工作速度的前提下，變并行接口為串行接口已成為當今接口技術的發(fā)展方向。
4 程序設計
AD73360在程序數據模式下工作時，首先進入程序方式并向AD73360寫控制字，然后再切換到數據方式。在從AD73360讀數據后，系統(tǒng)將不再切換回程序方式。而在混合模式下，系統(tǒng)總是在程序方式和數據方式之間不斷地切換工作，以達到在從AD73360讀數據期間改變其配置的目的。
AD73360內部共有八個控制寄存器，分別是CRA～CRH，他們所占用的地址為0～7，每個的長度為8位。AD73360的同步串行接口能夠識別長度為16位的來自DSP的控制字。在系統(tǒng)中僅接入一個AD73360的情況下，可按下列程序段來寫控制字到AD73360的各個控制寄存器：
將7fffh寫入AD73360后，就可以開始讀數據了。
5 結束語
以本文所介紹的原理為基礎，筆者設計了由TMS320F206 DSP和一片AD73360所組成的電力變壓器運行參數監(jiān)控系統(tǒng)。該系統(tǒng)經實際測試，其電壓有效值、電流有效值和功率因數等主要參數均達到了0．5％。如果進一步采取一些技術措施，那么，達到0．3％也是有可能的。
由于本系統(tǒng)是在FFT算法的基礎上完成各項參數的計算，因此，可以很容易地實現實時諧波分析功能，且系統(tǒng)運行穩(wěn)定性和所能達到的精確度均優(yōu)于傳統(tǒng)的以微控制器為核心所構成的系統(tǒng)。
