摘要：隨著任意波形發(fā)生器工作頻率的不斷提高，為了精確表達(dá)復(fù)雜信號(hào)，使用ＳＲＡＭ作為波形存儲(chǔ)體已不能滿足容量上的要求。介紹了一種基于ＳＤＲＡＭ的設(shè)計(jì)方案，能有效解決這一問題。文中重點(diǎn)討論了一種簡化ＳＤＲＡＭ控制器的設(shè)計(jì)方法。
關(guān)鍵詞：任意波 同步動(dòng)態(tài)存儲(chǔ)器 可編程邏輯器件
任意波形發(fā)生器在雷達(dá)、通信領(lǐng)域中發(fā)揮著重要作用，但目前任意波形發(fā)生器大多使用靜態(tài)存儲(chǔ)器。這使得在任意波形發(fā)生器工作頻率不斷提高的情況下，波形的存儲(chǔ)深度很難做得很大，從而不能精確地表達(dá)復(fù)雜信號(hào)。本文介紹的基于動(dòng)態(tài)存儲(chǔ)器（ＳＤＲＡＭ）的設(shè)計(jì)能有效解決這一問題，并詳細(xì)討論了一種簡化ＳＤＲＡＭ控制器的設(shè)計(jì)方法。
１ 任意波形發(fā)生器的總體方案
工作頻率、分辨率和存儲(chǔ)長度是任意波形發(fā)生器最關(guān)鍵的三個(gè)性能參數(shù)。高的工作頻率意味著高的輸出信號(hào)頻率和帶寬，高的分辨率通常意味著高的信噪比，而存儲(chǔ)長度決定了信號(hào)的精確程度。下面介紹的方案是筆者實(shí)際開發(fā)的一款任意波形發(fā)生器／卡（如圖１所示），它的工作頻率為３００ＭＨｚ，分辨率為１４位，存儲(chǔ)長度為８Ｍ字，現(xiàn)已得到了廣泛地應(yīng)用。
該電路主要有兩種工作狀態(tài)：寫數(shù)據(jù)狀態(tài)和讀數(shù)據(jù)狀態(tài)。下面簡單描述其工作過程。
寫數(shù)據(jù)狀態(tài)：ＣＰＵ根據(jù)所要設(shè)計(jì)的波形計(jì)算波形數(shù)據(jù)，并轉(zhuǎn)換成１４位的無符號(hào)數(shù)；打開總線開關(guān)，屏蔽ＦＩＦＯ操作，在ＳＤＲＡＭ控制器的配合下，將波形數(shù)據(jù)通過接口電路交替寫入ＳＤＲＡＭ１和ＳＤＲＡＭ２中，即ＳＤＲＡＭ１中依次存放數(shù)據(jù)０,２,４,６．．．；ＳＤＲＡＭ２中依次存放數(shù)據(jù)１,３,５,７．．．（如表１所示）。
表1 SDRAM中的數(shù)據(jù)存放格式
| 地址 | SDRAM1 | SDRAM2 |
| 0 | D0 | D1 |
| 1 | D2 | D3 |
| 2 | D4 | D5 |
| … | … | … |
讀數(shù)據(jù)狀態(tài)：開啟ＦＩＦＯ通道，關(guān)閉總線開關(guān)以斷開ＳＤＲＡＭ與ＣＰＵ之間的數(shù)據(jù)連接；在ＳＤＲＡＭ控制器的控制下，將ＳＤＲＡＭ１／２中的數(shù)據(jù)同時(shí)（并行）讀出；經(jīng)過ＦＩＦＯ的緩沖得到連續(xù)的數(shù)據(jù)流，再經(jīng)３２位向１６位的并串轉(zhuǎn)換，將數(shù)據(jù)速率提升２倍后，供給ＤＡＣ進(jìn)行數(shù)－模轉(zhuǎn)換，即可得到所編輯的信號(hào)。
圖１中用兩片ＳＤＲＡＭ并行工作，是因單片ＳＤＲＡＭ不可能提供３００ＭＳＰＳ的數(shù)據(jù)流。實(shí)際使用的器件是Ｋ４Ｓ６４１６３２Ｃ－ＴＣ６０，工作時(shí)鐘為１６６ＭＨｚ。ＦＩＦＯ緩存ＳＤＲＡＭ的輸出數(shù)據(jù)，將突發(fā)數(shù)據(jù)流轉(zhuǎn)換成連續(xù)數(shù)據(jù)流，使得在ＳＤＲＡＭ處于刷新狀態(tài)時(shí)，仍能維持正常的數(shù)據(jù)輸出。實(shí)際使用的器件是兩片并行工作的ＩＤＴ７２Ｖ２６３Ｌ６ＰＦ，寫入時(shí)鐘為１６６ＭＨｚ，讀出時(shí)鐘為１５０ＭＨｚ。并串轉(zhuǎn)換的作用是提升數(shù)據(jù)的速率，在ＤＡＣ器件內(nèi)部完成，筆者采用具有良好動(dòng)態(tài)性能的ＡＤ９７５５ＡＳＴ。ＣＰＵ及控制接口是一個(gè)基于ＰＣ的ＩＳＡ設(shè)備，可改進(jìn)為ＰＣＩ設(shè)備；時(shí)鐘電路用來產(chǎn)生１６６ＭＨｚ和１５０ＭＨｚ的同步時(shí)鐘。下面重點(diǎn)研究ＳＤＲＡＭ控制器的設(shè)計(jì)，它是本系統(tǒng)的主要特色之一。
２ ＳＤＲＡＭ控制器的設(shè)計(jì)
２．１ ＳＤＲＡＭ的主要特點(diǎn)
與靜態(tài)存儲(chǔ)器（ＳＲＡＭ）相比，ＳＤＲＡＭ的容量大（通常是幾倍至幾十倍的關(guān)系）；與ＤＤＲ ＳＤＲＡＭ或ＲＤＲＡＭ相比，它的控制又相對(duì)簡單，因而它依然是大容量存儲(chǔ)器工程項(xiàng)目的良好選擇。下面描述的幾個(gè)重要基本概念反映了它的主要特點(diǎn)。
行列地址：ＳＤＲＡＭ的地址是行列復(fù)用的，此舉有效減少了芯片的引腳。
預(yù)充電：讀寫操作只對(duì)預(yù)充電過的行有效。也就是說，在數(shù)據(jù)讀寫操作跨行時(shí)，需要先進(jìn)行至少一次的預(yù)充電操作。
自動(dòng)刷新：眾所周知，只要是動(dòng)態(tài)ＲＡＭ，就存在刷新問題，ＳＤＲＡＭ也不例外。通常每隔６４ｍｓ需要將所有存儲(chǔ)單元刷新一遍。
自刷新：當(dāng)需要保留芯片內(nèi)的數(shù)據(jù)，而暫時(shí)又不需要操作時(shí)，可以設(shè)置芯片進(jìn)入自刷新狀態(tài)。
工作模式寄存器：控制ＳＤＲＡＭ工作方式的寄存器。
２．２ ＳＤＲＡＭ的狀態(tài)流程
ＳＤＲＡＭ的完整狀態(tài)機(jī)由１７個(gè)狀態(tài)構(gòu)成，且狀態(tài)轉(zhuǎn)移是非隨機(jī)的（如圖２所示）。正是如此眾多的狀態(tài)及其復(fù)雜的轉(zhuǎn)換關(guān)系，導(dǎo)致ＳＤＲＡＭ的控制較為復(fù)雜。
需要特別說明的是，ＳＤＲＡＭ的狀態(tài)轉(zhuǎn)移有自動(dòng)轉(zhuǎn)移與人工轉(zhuǎn)移之分（圖２中以粗細(xì)箭頭加以區(qū)別）。自動(dòng)轉(zhuǎn)移在當(dāng)前狀態(tài)結(jié)束后立即進(jìn)入下一個(gè)狀態(tài)；而人工轉(zhuǎn)移在當(dāng)前狀態(tài)結(jié)束后即停留在當(dāng)前狀態(tài)，只有一條當(dāng)前狀態(tài)允許的命令才能進(jìn)入下一個(gè)狀態(tài)。
可以想象，自行設(shè)計(jì)如此復(fù)雜的控制流程絕非易事。值得慶幸的是，在大多數(shù)應(yīng)用中并不需要完備的狀態(tài)機(jī)。下面討論一種簡化的ＳＤＲＡＭ狀態(tài)機(jī)。
２．３ 簡化的狀態(tài)流程
根據(jù)任意波形發(fā)生器的特點(diǎn)，對(duì)ＳＤＲＡＭ的功能進(jìn)行了以下簡化：
（１）省略隨機(jī)存取功能，固定為順序讀寫；
（２）省略待機(jī)、自刷新、普通讀／寫功能；
（３）省略所有的掛起功能；
（４）工作模式固定為突發(fā)式讀、單個(gè)式寫；
（５）數(shù)據(jù)延時(shí)固定為３個(gè)時(shí)鐘周期；
（６）刷新模式只使用自動(dòng)刷新方式，器件空閑時(shí)即處于連續(xù)的自動(dòng)刷新狀態(tài)；
（７）器件僅在上電后進(jìn)行一次初始化，不能改變工作模式；
（８）突發(fā)方式固定為順序方式，突發(fā)長度固定為整頁；
（９）只使用帶預(yù)充電的讀／寫指令；在每次讀／寫操作完成后，即啟動(dòng)一個(gè)自動(dòng)刷新周期。
經(jīng)過以上簡化的狀態(tài)機(jī)如圖３所示。
２．４ ＳＤＲＡＭ控制器的ＥＰＬＤ實(shí)現(xiàn)
為了實(shí)現(xiàn)上述簡化的ＳＤＲＡＭ控制功能，采用一片ＡＬＴＥＲＡ公司生產(chǎn)的ＥＰＬＤ器件ＭＡＸ７２５６ＡＴＣ１４４－６。圖４是任意波形發(fā)生器ＳＤＲＡＭ控制流示意圖。由于具體編程要涉及許多細(xì)節(jié)問題，在此不做贅述，其主要功能如下：
（１）通過ＩＳＡ總線，實(shí)現(xiàn)與ＣＰＵ的接口，接收波形數(shù)據(jù)和讀命令；
（２）上電自動(dòng)初始化；
（３）生成２３位（８Ｍ字存儲(chǔ)器空間）的線性地址，并按行列復(fù)用的方式輸出；
（４）生成ＳＤＲＡＭ的控制信號(hào)，完成讀、寫和自動(dòng)刷新功能；
（５）控制ＦＩＦＯ，以解決ＳＤＲＡＭ刷新和波形長度不是頁長度的倍數(shù)問題。
雖然完全應(yīng)用ＳＤＲＡＭ確實(shí)比較復(fù)雜，但只要本著“夠用就行”的原則，對(duì)其功能進(jìn)行合理的簡化，設(shè)計(jì)出具有特殊需求、適用于特定條件的ＳＤＲＡＭ控制器是完全可行的。目前，筆者已將基于ＳＤＲＡＭ的任意波形發(fā)生器應(yīng)用到多個(gè)研發(fā)項(xiàng)目中。
