存儲(chǔ)器綜述 在過(guò)去的數(shù)年里，電子市場(chǎng)，確切地說(shuō)是存儲(chǔ)器市場(chǎng)，經(jīng)歷了巨大的變化。在2000年電子工業(yè)低迷時(shí)期之前，電子系統(tǒng)設(shè)計(jì)師很少考慮他們下一個(gè)設(shè)計(jì)中元器件的成本，而更關(guān)注它們能夠達(dá)到的最高性能。 今天，競(jìng)爭(zhēng)的加劇以及利潤(rùn)率的下降迫使系統(tǒng)設(shè)計(jì)師在降低下一代產(chǎn)品成本的同時(shí)，保持、甚至提高系統(tǒng)的性能。作為這種轉(zhuǎn)變的結(jié)果，有一個(gè)工業(yè)部門(mén)經(jīng)歷了實(shí)質(zhì)性的增長(zhǎng)，它就是DRAM存儲(chǔ)器，尤其是雙倍數(shù)據(jù)速率(DDR) SDRAM存儲(chǔ)器。 DDR存儲(chǔ)器最初是一種高性能、低成本的存儲(chǔ)器解決方案，主要用于個(gè)人計(jì)算機(jī)和其它成本敏感的消費(fèi)品市場(chǎng)。近來(lái)，由于施加在整個(gè)電子工業(yè)上的經(jīng)濟(jì)壓力，非消費(fèi)產(chǎn)品也開(kāi)始采用DDR存儲(chǔ)器了（圖 1）。
DDR是一種基于SDRAM的革命性的存儲(chǔ)器技術(shù)。DDR SDRAM的存取速度是SDRAM的兩倍，因?yàn)镈DR的數(shù)據(jù)傳送發(fā)生在時(shí)鐘的所有兩個(gè)邊沿。而SDRAM僅在時(shí)鐘的上升沿傳送數(shù)據(jù)。因此，DDR能夠傳送數(shù)據(jù)的速度高達(dá)2133MB/s。與傳統(tǒng)的SDRAM相比，DDR還具有更低的功耗。它的工作電壓是直流2.5V，而SDRAM是直流3.3V�！ ∈袌�(chǎng)分析表明，在當(dāng)今所有的電子系統(tǒng)中，超過(guò)50%采用了DDR存儲(chǔ)器，并且預(yù)計(jì)在接下來(lái)的幾年中將增長(zhǎng)到80%。DDR不是，并且永遠(yuǎn)也不會(huì)是一種針對(duì)所有設(shè)計(jì)的技術(shù)。DDR存儲(chǔ)器非常適用于那些高讀寫(xiě)比率的設(shè)計(jì)。而諸如四倍數(shù)據(jù)速率存儲(chǔ)器，適用于50%讀寫(xiě)比率的應(yīng)用。圖2確定了多種頂尖的存儲(chǔ)器技術(shù)以及它門(mén)各自所屬的讀/寫(xiě)曲線。
圖 2
不同存儲(chǔ)器類(lèi)型的讀/寫(xiě)率的比較 如上所述，每個(gè)系統(tǒng)有各自獨(dú)特的存儲(chǔ)器要求。在服務(wù)器應(yīng)用的例子中，讀寫(xiě)趨于較高的比率，表示需要DDR。在網(wǎng)絡(luò)處理器與支持大數(shù)據(jù)包的MAC的接口例子中，在處理之前，這些數(shù)據(jù)包需要進(jìn)行緩沖和存儲(chǔ)，接近1:1的讀寫(xiě)比率，表明QDR是一個(gè)合適的存儲(chǔ)器結(jié)構(gòu)。 圖3展示了一個(gè)通用通信線卡印刷電路板的例子�；谙到y(tǒng)設(shè)計(jì)者的要求，這張結(jié)構(gòu)圖上指出了在哪里一些通用存儲(chǔ)器類(lèi)型可以被采用。在很多系統(tǒng)中采用了相似的決策過(guò)程，從而選擇合適的存儲(chǔ)器結(jié)構(gòu)。
圖 3
下面的目錄指出了針對(duì)不同的系統(tǒng)和功能的合適的存儲(chǔ)器結(jié)構(gòu)。這些選擇基于系統(tǒng)結(jié)構(gòu)和各自的性能/成本綜合要求。 ·查找-快速的開(kāi)關(guān)/訪問(wèn)時(shí)間 -臨界延時(shí)，以讀取為導(dǎo)向，較小的總線寬度(32/64位) -存儲(chǔ)器選擇：ZBT (<10Gb/s) -> QDR/DDR (>10Gb/s) -操作： 地址轉(zhuǎn)換 ·查找-大型、高吞吐量（核心路由器） -需要奇偶的:寬的I/O(>64) -帶寬和精度的要求是最重要的 -存儲(chǔ)器選擇：SDR (<10Gb/s) -> DDR/FCRAM (10Gb/s) -> RLDRAM/DDR II (10Gb/s-40Gb/s) -操作： 地址轉(zhuǎn)換 ·隊(duì)列/包的管理 -延時(shí) #1,隨機(jī)讀和寫(xiě)-無(wú)法預(yù)測(cè)的數(shù)據(jù)模式 -存儲(chǔ)器選擇：ZBT -> QDR -操作：隊(duì)列管理和流程控制 ·流量整形/管理 -以突發(fā)為導(dǎo)向、窄的 I/O總線 (x18/x36) -存儲(chǔ)器選擇：ZBT -> QDR -操作：基于管理的路由表 ·統(tǒng)計(jì) -隨機(jī)讀/寫(xiě)，讀操作占優(yōu)勢(shì)的，窄的 I/O總線 (x18/x36) -存儲(chǔ)器選擇：ZBT -> QDR -操作：為信息包跟蹤數(shù)據(jù)，流量統(tǒng)計(jì) ·信息包單元緩沖器 -大的間隔尺度，寬的I/O總線 (>64bit) -帶寬為首要目標(biāo) -成本敏感的
-存儲(chǔ)器選擇：SDR -> DDR/FCRAM->RLDRAM/DDR II -操作：處理不同尺寸的IP包（128B） DDR接口設(shè)計(jì)的實(shí)現(xiàn) 至此，我們討論了不同的存儲(chǔ)器結(jié)構(gòu)以及它們適用于系統(tǒng)中的哪些部分。由于DDR在增長(zhǎng)著的多種的數(shù)字設(shè)計(jì)中相對(duì)較高的認(rèn)可率，本文剩余的部分將致力于DDR存儲(chǔ)器，以及在FPGA中的DDR接口的實(shí)現(xiàn)�！ ≡谠S多系統(tǒng)設(shè)計(jì)中，工程師將選用FPGA作為存儲(chǔ)控制器（圖 4）。選用FPGA的優(yōu)勢(shì)在于它固有的靈活性。不考慮協(xié)議和微處理器，F(xiàn)PGA結(jié)構(gòu)通常能夠提供DDR存儲(chǔ)控制及其所需的電氣接口。采用FPGA作為存儲(chǔ)控制器時(shí)，一個(gè)常見(jiàn)的挑戰(zhàn)是高速接口的需求，如同DDR所要求的一樣。由于許多FPGA布線資源的不確定性和有限的I/O速度，因此所要求的I/O速度和相關(guān)的時(shí)鐘經(jīng)常是設(shè)計(jì)的挑戰(zhàn)。當(dāng)DDR速度高于200Mbps時(shí)，諸如溫度和電壓等環(huán)境因素也將影響必需的I/O性能。DDR存儲(chǔ)器雙倍于標(biāo)準(zhǔn)SDRAM數(shù)據(jù)率的數(shù)據(jù)傳送能力并不總是福音。DDR I/O的高速度和非常短的DDR數(shù)據(jù)窗口，形成了重要的挑戰(zhàn)。 存儲(chǔ)控制器可靠地工作所需的速度（200MHz通過(guò)FR-4 PCB走線）使得PCB布局成為挑戰(zhàn)。而且，將一個(gè)DDR接口置入一個(gè)靈活的FPGA結(jié)構(gòu)，使得設(shè)計(jì)者在一個(gè)固有的不確定的布線結(jié)構(gòu)中滿足極為臨界和緊繃的時(shí)序的工作變得相對(duì)復(fù)雜。當(dāng)試圖在FPGA中實(shí)現(xiàn)一個(gè)高速的DDR接口時(shí)，習(xí)慣于FPGA的高速和靈活性的設(shè)計(jì)者經(jīng)常會(huì)驚訝地發(fā)現(xiàn)他們有可能遇到了困難。這些困難不是來(lái)自功能性的問(wèn)題，而是來(lái)自在FR4和FPGA布線中信號(hào)傳播速度的數(shù)量級(jí)下和數(shù)據(jù)窗口打交道的自然結(jié)果。由工藝、溫度和電壓引起的不同邏輯速度使得這些時(shí)序要求更為復(fù)雜。與通用時(shí)鐘信號(hào)相比，需要對(duì)選通信號(hào)進(jìn)行控制和預(yù)處理使得DDR設(shè)計(jì)的實(shí)現(xiàn)進(jìn)一步復(fù)雜化。設(shè)計(jì)工程師不能再指望簡(jiǎn)單地將數(shù)據(jù)和地址線連接起來(lái)得到一個(gè)可靠的高速存儲(chǔ)器接口了。
