SoPC代表一種新的系統(tǒng)設(shè)計(jì)技術(shù)，可以將硬體系統(tǒng)（包括微處理器、記憶體、週邊介面電路及使用者邏輯電路）以及軟體設(shè)計(jì)，都放至單一個(gè)可規(guī)劃晶片中。本文將介紹SoPC Builder與其提供系統(tǒng)性能的技術(shù)論述。
隨著百萬(wàn)閘級(jí)FPGA，複雜IP核心和Altera Nios嵌入式處理器的推出，需用合適的獨(dú)立技術(shù)完成真正的SoPC層級(jí)的設(shè)計(jì)。SoPC Builder將這些技術(shù)整合在一個(gè)統(tǒng)一的流程中。SoPC Builder是一款自動(dòng)系統(tǒng)開(kāi)發(fā)工具，它簡(jiǎn)化了創(chuàng)建高性能可編程單晶片系統(tǒng)（SoPC）設(shè)計(jì)的工作。這種工具自動(dòng)完成SoPC開(kāi)發(fā)中的系統(tǒng)定義、整合和驗(yàn)證階段，從而加快了面市時(shí)間。SoPC Builder在一個(gè)工具中囊括了嵌入式系統(tǒng)設(shè)計(jì)的各個(gè)方面，包括軟體設(shè)計(jì)和驗(yàn)證。為了能夠最經(jīng)濟(jì)地實(shí)現(xiàn)SoPC所能提供的最大系統(tǒng)性能，Builder支援提升架構(gòu)的三種不同形式：
● 客製化指令；
● 客製化周邊；
● 客製化輔助運(yùn)算器。
SoPC Builder允許僅用設(shè)計(jì)傳統(tǒng)嵌入式SoC的一小部分時(shí)間就可以創(chuàng)建SoPC設(shè)計(jì)。SoPC Builder在四個(gè)方面大大地簡(jiǎn)化了專案工作，從而縮短了開(kāi)發(fā)時(shí)間。
● 系統(tǒng)客製化
● 系統(tǒng)整合
● 系統(tǒng)產(chǎn)生
● 系統(tǒng)驗(yàn)證
SoPC Builder 提供使用者介面（GUI），簡(jiǎn)化定義與客製化
SoPC Builder提供了直觀的圖形使用者介面（GUI），簡(jiǎn)化了定義和系統(tǒng)客制化。因?yàn)闊o(wú)需編輯HDL程式碼來(lái)客制化系統(tǒng)，因此SoPC Builder能夠節(jié)省數(shù)星期的設(shè)計(jì)時(shí)間。SoPC Builder為每個(gè)元件提供了一個(gè)導(dǎo)引程式，方便功能的客製化。例如，它可能啟動(dòng)導(dǎo)引程式在設(shè)計(jì)中添加Nios處理器，或客制化每個(gè)周邊和記憶體介面。SoPC Builder的GUI允許指定記憶體映射、中斷優(yōu)先順序、CPU引導(dǎo)地址、中斷向量表位置以及程式和資料記憶體的位置。SoPC Builder自動(dòng)對(duì)編寫(xiě)系統(tǒng)進(jìn)行例行的錯(cuò)誤檢查，能夠節(jié)省幾個(gè)星期或幾個(gè)月的時(shí)間。完成系統(tǒng)架構(gòu)客製化之後，SoPC Builder自動(dòng)產(chǎn)生整合處理器、周邊、記憶體、IP核心、晶片內(nèi)匯流排和匯流排仲裁器所需的所有邏輯。為了將系統(tǒng)元件連接在一起，SoPC Builder會(huì)從系統(tǒng)客製化階段獲得系統(tǒng)規(guī)範(fàn)，建立合適的VHDL或Verilog HDL程式碼。最終獲得整個(gè)系統(tǒng)的HDL描述。
如果系統(tǒng)有多個(gè)主設(shè)備（即兩個(gè)處理器或一個(gè)處理器和一個(gè)DMA周邊），SoPC Builder會(huì)自動(dòng)產(chǎn)生匯流排仲裁器邏輯將這些主設(shè)備和共用周邊或記憶體連接。SoPC Builder採(cǎi)用從設(shè)備側(cè)仲裁的技術(shù)，允許多個(gè)主設(shè)備同時(shí)完成資料傳送。仲裁邏輯不會(huì)暫停主設(shè)備服務(wù)，除非多個(gè)主設(shè)備同時(shí)試圖存取同一個(gè)從設(shè)備。使用SoPC Builder GUI，能夠輕易地指定仲裁優(yōu)先順序。SoPC Builder會(huì)針對(duì)目標(biāo)硬體自動(dòng)產(chǎn)生相匹配的軟體發(fā)展環(huán)境。這種產(chǎn)生檔頭文件的機(jī)制將硬體和軟體發(fā)展流程同步起來(lái)，從而節(jié)省數(shù)天或數(shù)星期的時(shí)間。SoPC Builder提供了軟體和硬體模擬器環(huán)境。SoPC Builder自動(dòng)產(chǎn)生整個(gè)系統(tǒng)的模擬模型、測(cè)試平臺(tái)和即時(shí)系統(tǒng)模擬的完整環(huán)境。這包括ModelSim工程文件，格式化的匯流排介面波形和在專用硬體上執(zhí)行的用戶軟體模擬的測(cè)試平臺(tái)。工具組能夠在性能評(píng)測(cè)之前用軟體手段得知系統(tǒng)性能。這些結(jié)果可用於選擇各自選項(xiàng)來(lái)增強(qiáng)系統(tǒng)性能。
採(cǎi)用DMA進(jìn)行資料搬移能夠增加系統(tǒng)性能，減小處理器頻寬或匯流排頻寬，這在SoPC設(shè)計(jì)中能通過(guò)創(chuàng)建專用周邊來(lái)實(shí)現(xiàn)。這些能以用戶定義邏輯（Verilog或VHDL）的形式導(dǎo)入SoPC Builder中。Builder通過(guò)和用戶互動(dòng)，會(huì)自動(dòng)地創(chuàng)建必要的匯流排介面，來(lái)實(shí)現(xiàn)DMA控制器對(duì)周邊的存取。在某些情況下，周邊本身也可能是具有DMA能力的匯流排主設(shè)備。在這兩種情況下，周邊通常都具備一種系統(tǒng)功能，只需幾行軟體程式碼就可以進(jìn)行複製或一些處理器周期就能夠執(zhí)行。這有一些實(shí)際的例子包括DSP的功能如FFT和DCT。這些通常都是對(duì)資料區(qū)塊進(jìn)行操作。這些資料區(qū)塊從系統(tǒng)外透過(guò)通訊介面或訊號(hào)介面如ADC獲得。DMA能夠?qū)倪@些介面和預(yù)載入的記憶體區(qū)域提取資料。這種搬移和系統(tǒng)中Nios處理器核心處理其他系統(tǒng)進(jìn)程以平行管線的方式進(jìn)行。一旦周邊已有了資料，Nios處理器初始化周邊的處理。
在處理過(guò)程中，Nios處理器可以繼續(xù)執(zhí)行系統(tǒng)軟體。資料處理完成後在處理和載入下一組資料之前啟動(dòng)DMA，將結(jié)果搬移至CPU通用資料記憶體。在處理資料區(qū)塊越小，一般是32位元字組，處理越確定的類型，需用一定周期進(jìn)行處理的工作，構(gòu)建加速器最高效的方式是通過(guò)SoPC Builder向Nios軟式核心處理器提供專用指令。這最先出現(xiàn)在2.0版Nios中，系統(tǒng)設(shè)計(jì)者能夠用專用指令直接在Nios CPU的數(shù)學(xué)邏輯單元（ALU）添加用戶定義的功能。在單個(gè)CPU中可以運(yùn)行多達(dá)5個(gè)組合或時(shí)序?qū)Ｓ眠壿嬆＝M，也可以存取Nios系統(tǒng)模組之外的記憶體和／或邏輯。專用邏輯模組能夠在兩個(gè)暫存器Ra和Rb上執(zhí)行用戶指定的操作。結(jié)果值儲(chǔ)存在暫存器Ra中。這些專用邏輯模組的功能只受到元件中邏輯單元（LE）和設(shè)計(jì)者想像力的限制。通過(guò)Nios嵌入式處理器指令集中的5個(gè)用戶定義的操作碼可存取專用硬體模組。使用自動(dòng)產(chǎn)生的C和組合語(yǔ)言存取這些操作碼。SoPC Builder在系統(tǒng)產(chǎn)生期間能夠?yàn)槿魏螌Ｓ弥噶罱⒕藜淌酱a。
在硬體中實(shí)現(xiàn)的複雜演算法通常比軟體實(shí)現(xiàn)更快和更高效。通過(guò)建立專用指令，設(shè)計(jì)者能夠針對(duì)關(guān)鍵的內(nèi)部迴圈和大運(yùn)算量的演算法，將複雜的指令序列簡(jiǎn)化為硬體中的單個(gè)指令，能夠提高系統(tǒng)性能。系統(tǒng)設(shè)計(jì)者可以在各種應(yīng)用中使用這種功能（即對(duì)數(shù)位訊號(hào)處理（DSP）、封包頭處理和其他大計(jì)算量的應(yīng)用最佳化Nios嵌入式處理器）。即使是像CRC或改變資料位元順序等簡(jiǎn)單例子就是用簡(jiǎn)單硬體加法替代許多行的軟體程式碼。點(diǎn)選導(dǎo)引程式中的Custom Instruction標(biāo)籤，在建立和編輯Nios CPU的同時(shí)也創(chuàng)建了專用指令。Custom Instruction標(biāo)籤用於設(shè)計(jì)專用邏輯和Nios CPU中ALU的介面。首先，為專用指令選擇操作碼。有五個(gè)操作碼可用：USR0至USR4。其次，導(dǎo)入和掃描專用指令的HDL文件。Design Import Wizard掃描頂層模組的埠，建立合適的連接。Design Import Wizard接受以下類型的文件：Verilog HDL、VHDL、EDIF、VQM和Altera Quartus II原理圖。導(dǎo)入設(shè)計(jì)文件之後，指定專用指令所需的CPU時(shí)鐘周期和專用指令名稱。
支援FPGA協(xié)同處理與處理器的系統(tǒng)開(kāi)發(fā)
SoPC Builder也支援FPGA協(xié)同處理、獨(dú)立DSP或微處理器系統(tǒng)開(kāi)發(fā)。很多的應(yīng)用都有這方面的需求，如超過(guò)獨(dú)立數(shù)位訊號(hào)處理器處理能力的複雜訊號(hào)處理演算法。在一些應(yīng)用中，軟體發(fā)展者使用硬體輔助運(yùn)算器分擔(dān)各種演算法包括Viterbi解碼器、Turbo編解碼、蝶形處理、離散餘弦變換（DCT）以及1D和2D濾波器。在一些情況下，DSP處理包括晶片內(nèi)硬體輔助運(yùn)算器，其終端應(yīng)用支援設(shè)計(jì)專門(mén)市場(chǎng)方案。在第三代無(wú)線系統(tǒng)中，增加的Turbo和向前糾錯(cuò)演算法對(duì)一個(gè)通道板上每個(gè)用戶資料通道的處理能力有很大的影響。確定DSP應(yīng)該分擔(dān)哪些工作給輔助運(yùn)算器可以使用軟體發(fā)展者使用的測(cè)算評(píng)估工具。測(cè)算工具剖析程式碼，分析每個(gè)函數(shù)和副程式佔(zhàn)用的處理比率，給出基本的輔助運(yùn)算器加速器。
如Altera定義的輔助運(yùn)算器包括至少一個(gè)資料介面和控制介面。CPU使用控制介面建立和監(jiān)視輔助運(yùn)算器的運(yùn)行狀態(tài)，用DMA完成處理器耗時(shí)的處理能夠增強(qiáng)處理器的性能。資料介面和記憶體、周邊或其他處理器通訊，它們可以作為資料來(lái)源或資料目的。當(dāng)FPGA輔助運(yùn)算器連接分立的DSP或GPP時(shí)，在DSP和FPGA輔助運(yùn)算器子系統(tǒng)之間必須有一個(gè)介面。這個(gè)介面符合目標(biāo)處理器的介面規(guī)範(fàn)。對(duì)於採(cǎi)用DSP架構(gòu)的應(yīng)用，使用SoPC Builder輔以DSP Builder能夠構(gòu)建組成基本輔助運(yùn)算器的功能模塊。這個(gè)環(huán)境把關(guān)鍵的DSP功能、匯流排介面和在熟悉模型環(huán)境如Matlab上模擬結(jié)果的功能構(gòu)造模組組合在一起。
結(jié)論
大部分的處理器支援多種標(biāo)準(zhǔn)和專有介面，目前SoPC Builder支援其中的大部分介面。這些標(biāo)準(zhǔn)介面包括PCI和其衍生標(biāo)準(zhǔn)、RapidIO、Hypertransport和其他介面。還有一些專有介面包括EMIF（TI）、MPX（Motorola）和Link-Port（ADI）等。對(duì)於任何同F(xiàn)PGA協(xié)同處理系統(tǒng)連接的處理器，必須有FPGA的介面IP模塊。而且，SoPC Builder確保了軟體和硬體的同步支援。這種構(gòu)造正確的文件將系統(tǒng)整合加快了數(shù)月，消除了差錯(cuò)，減小了大量手工開(kāi)發(fā)底層軟體驅(qū)動(dòng)的開(kāi)發(fā)工作。另外，一旦模組整合到SoPC Builder中，它們也將是易於重新應(yīng)用的。協(xié)同處理是提升系統(tǒng)性能和降低成本的非常有效手段。無(wú)需改變軟體發(fā)展環(huán)境或DSP平臺(tái)，只需增加低廉的附屬FPGA，就可以獲得這些優(yōu)勢(shì)。對(duì)於在性能上需用採(cǎi)用高級(jí)DSP的應(yīng)用，這種方式能夠?qū)⒊杀究s小10倍。當(dāng)為未來(lái)的性能需求可能要增加板子處理能力，這種整合方式還提供了一種方便的手段來(lái)維持將來(lái)的系統(tǒng)。工程師可以在成品板上設(shè)計(jì)一個(gè)空的FPGA插槽，直到將來(lái)系統(tǒng)需要更高的處理性能時(shí)，才使用這個(gè)FPGA插槽。通過(guò)直接軟體修改，整合一個(gè)或多個(gè)FPGA輔助運(yùn)算器，以最小的代價(jià)大幅度地提高系統(tǒng)性能。
