圖3是GCI接口時序圖，DCL是數(shù)據(jù)時鐘信號，F(xiàn)SC是幀同步信號，DD/DU是數(shù)據(jù)輸出/輸入信號。根據(jù)此時序圖，我們可以編寫相關(guān)HDL代碼實現(xiàn)PCM串行數(shù)據(jù)的接收和發(fā)送。
3.4 IDE硬盤的控制
IDE接口的硬盤驅(qū)動器提供了兩種數(shù)據(jù)傳輸模式：PIO模式和DMA模式。由于PIO模式控制相對容易，提供了一種編程控制輸入輸出的快速傳輸方法。該模式采用了高速的數(shù)據(jù)塊I/O，以扇區(qū)為單位，用中斷請求方式與CPU進行批量數(shù)據(jù)交換。在扇區(qū)讀寫操作時，一次按16位長度通過內(nèi)部的高速PIO數(shù)據(jù)寄存器實現(xiàn)傳輸。通常情況下，數(shù)據(jù)傳輸以扇區(qū)為單位，每傳輸一扇區(qū)數(shù)據(jù)產(chǎn)生一個中斷。
如果CPU要對硬盤進行寫數(shù)據(jù)操作，首先CPU把必要的參數(shù)寫入對應的地址寄存器，等待DRDY有效，然后將操作碼寫入命令寄存器，同時驅(qū)動器設置狀態(tài)寄存器的DRQ位，表示準備好接收數(shù)據(jù)，CPU通過數(shù)據(jù)寄存器將數(shù)據(jù)寫入扇區(qū)緩沖區(qū)，當扇區(qū)緩沖區(qū)填滿后，驅(qū)動器清除DRQ位，并置位BSY。驅(qū)動器將扇區(qū)緩沖區(qū)中的數(shù)據(jù)寫入磁盤，當寫盤結(jié)束，清除BSY位，發(fā)中斷請求信號INTRQ，CPU接收到中斷信號后，讀驅(qū)動器狀態(tài)寄存器，同時將中斷信號INTRQ清除。
如果CPU要對硬盤進行讀數(shù)據(jù)操作，首先將參數(shù)寫入地址寄存器和特性寄存器（如果需要），然后把命令碼寫入命令寄存器，命令開始執(zhí)行。這時驅(qū)動器置狀態(tài)寄存器中的BSY=1，同時將硬盤上指定扇區(qū)內(nèi)的數(shù)據(jù)送入扇區(qū)緩沖區(qū)。當扇區(qū)緩沖區(qū)準備好數(shù)據(jù)后，置位DRQ，清BSY，發(fā)中斷請求信號INTRQ。CPU檢測到中斷后，讀取狀態(tài)寄存器，測試ERR位，若等于1則轉(zhuǎn)入出錯處理，否則若DRQ位為1，CPU從扇區(qū)緩沖區(qū)中讀取數(shù)據(jù)，數(shù)據(jù)讀完后，驅(qū)動器復位DRQ位，然后驅(qū)動器重新設置BSY位[3]。
4 軟件設計
軟件設計包括配置生成SOPC系統(tǒng)、嵌入式操作系統(tǒng)的移植、語音壓縮算法的設計、應用級代碼編寫及調(diào)試等部分。下面對其作簡單介紹。
4.1 配置生成SOPC系統(tǒng)
SOPC是SoC技術(shù)和可編程邏輯技術(shù)結(jié)合的產(chǎn)物，是一種特殊的嵌入式系統(tǒng)。首先它是SoC，即可以由單個芯片完成整個系統(tǒng)的主要邏輯功能；其次，它還是可編程系統(tǒng)，具有靈活的設計方式，可裁減、可擴充、可升級，并具備一定的系統(tǒng)可編程功能。SOPC 設計技術(shù)涵蓋了嵌入式系統(tǒng)設計技術(shù)的全部內(nèi)容，包括：以處理器和實時多任務操作系統(tǒng)（RTOS）為中心的軟件設計技術(shù)、以PCB和信號分析為基礎的高速電路設計技術(shù)、軟硬件協(xié)同設計技術(shù)。
本文所設計的自動語音記錄系統(tǒng)（AVRS）是建立在以Stratix器件EP1S125基礎上的SOPC，在QuartusII中我們利用SOPC Builder工具來配置生成片上系統(tǒng)。SOPC Builder是一個功能強大的基于圖形界面的片上系統(tǒng)的定義和定制工具，可以在短時間內(nèi)完成用戶定制的SOPC設計。根據(jù)應用的需要，從SOPC Builder庫中選擇IP模塊、存儲器、外圍接口和處理器，并且配置生成一個高集成度的嵌入式系統(tǒng)。
在配置生成片上系統(tǒng)時，SOPC Builder會自動產(chǎn)生一些必需的仲裁邏輯來協(xié)調(diào)系統(tǒng)中各個部件的工作。我們首先將系統(tǒng)的工作頻率設為50MHz，根據(jù)系統(tǒng)的硬件要求可以得到如圖4所示的系統(tǒng)配置圖，利用SOPC Builder編譯生成包括C/C++語言頭文件、外圍接口驅(qū)動的諸多文件，極大地方便了后續(xù)應用軟件的開發(fā)。
4.2 μC/OS-II操作系統(tǒng)移植
μC/OS-II是一種源代碼公開、結(jié)構(gòu)小巧、具有可剝奪實時內(nèi)核的實時操作系統(tǒng)。其內(nèi)核提供任務調(diào)度與管理、時間管理、任務間同步與通信、內(nèi)存管理和中斷服務等功能。μC/OS-II適合于小型控制系統(tǒng)，具有執(zhí)行效率高、占用空間小、實時性能優(yōu)良和可擴展性強等特點，加之它穩(wěn)定、可靠，現(xiàn)已被廣泛應用在航空、醫(yī)療器械、工業(yè)控制等領(lǐng)域[4]。
μC/OS-II設計時就充分考慮到在不同平臺上移值的需求，將同平臺相關(guān)的部分局限在一個很小范圍內(nèi)，對于不同的平臺只需對下面一些函數(shù)和宏進行重寫。
OS_ENTER_CRITICAL和OS_ENTER_CRITICAL：這是兩個宏，用來進行臨界段保護。在本設計中使用匯編代碼關(guān)中斷來實現(xiàn)。
OS_TASK_SW：這是一個用于進行任務切換的宏。本設計中利用CPU的軟件中斷方式
實現(xiàn)，也就是說調(diào)用此宏產(chǎn)生軟件中斷，然后由相應的中斷處理程序來具體實現(xiàn)任務上下文保護和任務切換。
OSIntCtxSw：實現(xiàn)中斷級任務切換，用純匯編實現(xiàn)。
OSCtxSw：實現(xiàn)用戶級上下文切換，用純匯編實現(xiàn)。
OSTickISR：為系統(tǒng)定時器中斷的處理函數(shù)，用純匯編實現(xiàn)。
OSTaskStkInit：用來創(chuàng)建任務時，對任務堆棧進行初始化。
4.3 語音壓縮算法的設計
語音壓縮算法的設計實現(xiàn)基于DSP Builder、Matlab和Simulink等工具。DSP Builder是Altera公司推出的一個面向DSP開發(fā)的系統(tǒng)級工具。它是作為Matlab的一個Simulink工具箱出現(xiàn)的。Matlab是功能強大的數(shù)學分析工具，廣泛用于科學計算和工程計算，可以進行復雜的數(shù)字信號處理系統(tǒng)的建模、參數(shù)估計、性能分析。Simulink是Matlab的一個組成部分，用于圖形化建模仿真。
我們在設計中首先利用Matlab強大的系統(tǒng)設計、分析能力和DSP Builder提供的模塊（或IP核）完成頂層系統(tǒng)設計及系統(tǒng)仿真測試，實現(xiàn)了ADPCM、G.729壓縮算法，并驗證了語音壓縮算法的正確性，然后通過DSP Builder中的Signal Compiler將Simulink模型文件自動轉(zhuǎn)換成VHDL的RTL表述和工具命令語言（TCL）腳本，再進行RTL級的功能仿真，并配合QuartusⅡ軟件進行綜合、適配與時序仿真。
4.4 應用級代碼編寫及調(diào)試
在QuartusⅡ中進行VHDL代碼的編寫以實現(xiàn)對系統(tǒng)各部分的控制，最后進行RTL級的功能仿真，并進行綜合、適配與時序仿真。在形成對指定FPGA進行編程配置的SOF文件之前可以將設定好的嵌入式邏輯分析儀Signal TapⅡ一同適配并下載到FPGA芯片中去，然后通過Matlab的Simulink窗口可觀測到通過JTAG口來自于Signal TapⅡ測得的芯片中DSP硬件模塊的實時工作波形，從而實現(xiàn)硬件仿真和調(diào)試。
5 結(jié)束語
本文所設計的自動語音記錄系統(tǒng)（AVRS）最突出的特點是采用FPGA和SOPC技術(shù)進行的設計相當快速。由于SOPC開發(fā)環(huán)境的完備功能，可以把注意力集中在系統(tǒng)整體構(gòu)架和功能上來，而無需過多的考慮細節(jié)性的電路設計，同時還可以得到比較好的系統(tǒng)穩(wěn)定性和可靠性。
自動語音記錄系統(tǒng)（AVRS）已經(jīng)進行了初步的仿真試驗，能夠達到非常好的實用效果，可滿足金融、保險、電力、
