| 摘要 討論一種基于DSP的陣列聲波信號(hào)采集與處理系統(tǒng)的電磁兼容性設(shè)計(jì)問(wèn)題。在分析陣列聲波信號(hào)采集與處理系統(tǒng)EMI問(wèn)題的基礎(chǔ)上,提出該系統(tǒng)的電磁兼容性設(shè)計(jì)要點(diǎn)。實(shí)踐證明系統(tǒng)的EMC性能得到良好改善,系統(tǒng)工作狀態(tài)穩(wěn)定可靠。 關(guān)鍵詞 陣列聲波 信號(hào)采集 EMC EMI 電磁兼容性（EMC）是指在有限的空間、時(shí)間和頻譜范圍內(nèi),各種電氣設(shè)備共存而不引起性能降低的能力,包括電磁干擾（EMI）和電磁敏感性（EMS）兩方面的內(nèi)容。EMI是指電氣產(chǎn)品向外發(fā)出噪聲,EMS則是指電氣產(chǎn)品抵抗外來(lái)電磁騷擾的能力。數(shù)字系統(tǒng)采用純粹的數(shù)學(xué)公式來(lái)描述系統(tǒng)實(shí)現(xiàn)的功能,但是常常即使是邏輯設(shè)計(jì)正確,系統(tǒng)卻可能因?yàn)樵肼晢?wèn)題而在完成之后不能正常運(yùn)行;或者即使能夠正常運(yùn)行,卻因?yàn)殡姶泡椛鋯?wèn)題而不能銷售。所以,一個(gè)數(shù)字系統(tǒng)也是一個(gè)射頻（RF）系統(tǒng),會(huì)存在潛在的電磁干擾,在系統(tǒng)研制的初期、布局和測(cè)試階段,應(yīng)全面考慮其EMC的設(shè)計(jì)。
1數(shù)字系統(tǒng)EMC特點(diǎn)
數(shù)字電路的EMI問(wèn)題都是以噪聲裕量的形式表現(xiàn)出來(lái)的。數(shù)字電路的性能和錯(cuò)誤率隨不同的集成電路開(kāi)關(guān)組合變化而變化。首先,與模擬電路相比,數(shù)字電路對(duì)低電平噪聲有突出的抗干擾特性。這是因?yàn)閿?shù)字電路一般沒(méi)有放大器,工作時(shí)信號(hào)電平相對(duì)很高。對(duì)于LSTTL電路來(lái)說(shuō),噪聲裕量的最小典型值是400～600 mV;而對(duì)于CMOS電路噪聲裕量甚至更大,大約是VCC電壓的0.3倍,即當(dāng)電源電壓等于5 V時(shí)噪聲裕量為1.5 V。其次,數(shù)字電路設(shè)計(jì)過(guò)程中多考慮時(shí)域問(wèn)題,而就EMI問(wèn)題而言,宜采用頻域方法分析。除此之外,數(shù)字電路在實(shí)現(xiàn)接地、電源分布和信號(hào)互連等問(wèn)題的EMC處理上,都需要與處理模擬電路截然不同的設(shè)計(jì)技術(shù)。
2陣列聲波信號(hào)采集與處理系統(tǒng)工作原理
聲波測(cè)井儀是我國(guó)石油測(cè)井設(shè)備中使用最普遍的一種測(cè)井儀,但是我國(guó)目前的聲波測(cè)井儀已不能滿足石油測(cè)井技術(shù)發(fā)展的需要。因?yàn)楝F(xiàn)在的傳感器已由過(guò)去的單個(gè)變?yōu)殛嚵薪Y(jié)構(gòu),儀器要處理的信號(hào)也由過(guò)去單一的參數(shù)信號(hào)變?yōu)閺?fù)雜的圖像信號(hào),同時(shí)對(duì)信號(hào)的采集與處理變得越來(lái)越復(fù)雜,為此研制一種陣列聲波信號(hào)采集與處理系統(tǒng),及陣列聲波測(cè)井儀,成為目前我國(guó)石油測(cè)井儀器發(fā)展的迫切需要。因此,筆者研制出了一套基于DSP的陣列聲波信號(hào)采集與處理系統(tǒng),作為整個(gè)陣列聲波測(cè)井儀中的一部分。
該系統(tǒng)的總體方案如圖1所示。其工作原理為：前端傳感器陣列送來(lái)的數(shù)據(jù)信號(hào)比較微弱,要先由放大器對(duì)信號(hào)進(jìn)行放大,當(dāng)然此放大器也可以有效地減弱或消除后端A/D器件對(duì)前端模擬聲波輸入信號(hào)的影響,起信號(hào)隔離作用。放大器之后是模數(shù)轉(zhuǎn)換器ADC,ADC對(duì)信號(hào)進(jìn)行采樣、數(shù)字化,然后送入DSP,DSP對(duì)數(shù)據(jù)進(jìn)行一系列的處理之后把處理結(jié)果送到主CPU。從放大器到ADC、DSP形成一個(gè)采集與處理的通道,系統(tǒng)中這樣的通道共八個(gè),所以此系統(tǒng)又叫八通道陣列聲波采集與處理系統(tǒng)。系統(tǒng)的控制邏輯部分由CPLD實(shí)現(xiàn)。
圖1系統(tǒng)總體方案3系統(tǒng)中EMI問(wèn)題的分析與處理
根據(jù)系統(tǒng)的總體方案圖以及對(duì)具體電路的研究和分析,對(duì)系統(tǒng)存在的一些EMI問(wèn)題進(jìn)行了分析和處理。干擾可以分為內(nèi)部干擾和外部干擾,這里討論的主要是系統(tǒng)自身產(chǎn)生的內(nèi)部干擾。總體上說(shuō),內(nèi)部問(wèn)題可能是由于伴隨著傳輸路徑的鄰近電路之間的寄生耦合、內(nèi)部組件之間的場(chǎng)耦合以及信號(hào)沿傳輸路徑的衰減造成的。反應(yīng)在具體問(wèn)題上就是信號(hào)丟失、信號(hào)沿路徑反射以及鄰近信號(hào)線路的串?dāng)_。所以,我們所采取的措施也都是針對(duì)系統(tǒng)可能或已經(jīng)出現(xiàn)的上述問(wèn)題進(jìn)行的。
（1） 信號(hào)輸入側(cè)模擬前端的EMI控制
如圖2所示,該電路并非純數(shù)字電路,而是一個(gè)前端帶有放大器的數(shù)�；旌想娐�。放大器對(duì)信號(hào)作二倍放大,另外也起到信號(hào)隔離作用,可以有效地減弱或消除后端A/D器件對(duì)前端模擬聲波輸入信號(hào)的影響。之后,信號(hào)進(jìn)入數(shù)模轉(zhuǎn)換芯片,將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),使之以數(shù)字信號(hào)形式進(jìn)入數(shù)字處理單元。在確定集成運(yùn)算放大器噪聲性能時(shí),一方面是考慮放大器的電源輸入穩(wěn)定性與精度,為了避免微弱的信號(hào)受到干擾,將放大器電源通過(guò)旁路電容接地用以濾波是非常必要的。同樣,放大器輸出到數(shù)模轉(zhuǎn)換器的過(guò)程中,也要采用穩(wěn)壓、接地和輸入濾波的措施,以保證信號(hào)的精度及完整性。除了受外界干擾,這個(gè)前端模擬電路本身也是一個(gè)干擾源,放大器本身也會(huì)產(chǎn)生干擾。多數(shù)單片運(yùn)算放大器的輸入級(jí)為差分結(jié)構(gòu),為2路或4路輸入晶體管結(jié)構(gòu),所以其噪聲電壓要為單個(gè)晶體管的1.4～2倍;而單片晶體管的電流增益比分立晶體管的電流增益還小,所以噪聲就更大了。通常運(yùn)算放大器固有噪聲大于分立晶體管放大器噪聲,而在運(yùn)算放大器前加一個(gè)分立雙級(jí)晶體管,會(huì)得到更低的噪聲性能。
圖2系統(tǒng)輸入端帶有放大器的數(shù)�；旌想娐罚�2） 電源分配與去耦,電源噪聲問(wèn)題
理想情況下,電源分配的布局應(yīng)當(dāng)與系統(tǒng)的設(shè)計(jì)保持一致,但實(shí)際應(yīng)用中這種做法有時(shí)無(wú)法實(shí)現(xiàn)或者沒(méi)有必要。因?yàn)殡娫丛肼暱梢酝ㄟ^(guò)合理的使用去耦電容進(jìn)行控制,所以電源平面或電源網(wǎng)格就沒(méi)有接地系統(tǒng)中要求的那么嚴(yán)格。如果需要折中考慮,最后的做法應(yīng)當(dāng)是盡可能地利用寶貴的電路板空間實(shí)現(xiàn)良好的接地系統(tǒng),而電源噪聲則可使用去耦電容來(lái)進(jìn)行控制解決,如圖3、4所示。電源在為DSP芯片或系統(tǒng)供電時(shí),電源引腳上的任何一個(gè)哪怕是微小的瞬態(tài)電流變化,引腳上的寄生電感所產(chǎn)生的干擾噪聲都會(huì)混入芯片或系統(tǒng)的輸入側(cè),使系統(tǒng)的可靠性和精度受到影響。需要指出的是,要盡量提高電容的使用效果,所選電容的類型、電容與IC之間的相對(duì)位置都非常重要。比如,使用去耦電容時(shí),電容器位置應(yīng)盡量靠近IC,以減小IC與去耦電容之間連接導(dǎo)線的寄生電感。而且即便已經(jīng)采用了電源網(wǎng)格或電源的平面設(shè)計(jì),為控制瞬態(tài)電源電流所產(chǎn)生的輻射發(fā)射,也很有必要使用去耦電容。
圖3電源去耦示意1圖4電源去耦示意2
（3） 時(shí)鐘與晶振噪聲的EMI處理
時(shí)鐘是PCB上的主干擾源,其衍生噪聲頻譜與時(shí)鐘所產(chǎn)生的數(shù)字信號(hào)上升時(shí)間（risetime）有關(guān)。根據(jù)f=1/πt可知,上升時(shí)間為2.0 ns時(shí),噪聲頻譜分布為f=160 MHz;當(dāng)上升時(shí)間為0.7 ns時(shí),噪聲頻譜分布為f=455 MHz。在PCB布線時(shí),首先要安排好時(shí)鐘再安排其他信號(hào)。圖5中,晶振為DSP芯片提供時(shí)鐘電路。為避免干擾,晶振的輸入端加裝大小兩個(gè)電容,用以濾除高低頻EMI電磁能量。另外,在時(shí)鐘電路的EMI控制上,PCB布線也是一個(gè)關(guān)鍵因素,時(shí)鐘布線長(zhǎng)度應(yīng)越短越好,盡量減小布線的電感量。布線上的落地點(diǎn)盡量少,可減少因落地點(diǎn)所形成電感量增大產(chǎn)生輻射性噪聲。時(shí)鐘布線端加裝阻抗匹配器,可消除因反射所產(chǎn)生的干擾噪聲(過(guò)沖或下沖)。時(shí)鐘應(yīng)放在PCB中間位置并盡量與接地點(diǎn)接近,對(duì)于產(chǎn)生信號(hào)振蕩器應(yīng)以最短接點(diǎn)接裝PCB上,以免產(chǎn)生共振頻率干擾。
圖5晶振與時(shí)鐘的EMC設(shè)計(jì)（4） 地噪聲與接地
在數(shù)字系統(tǒng)中,地噪聲比電源噪聲的影響大。地噪聲因瞬態(tài)電源電流和信號(hào)回路電流產(chǎn)生。電源瞬態(tài)電流可以使用去耦電容進(jìn)行控制,但地回路中的信號(hào)電流卻無(wú)法通過(guò)去耦或旁路的方法解決。瞬態(tài)地電流是系統(tǒng)內(nèi)部噪聲電壓和傳導(dǎo)與輻射發(fā)射問(wèn)題的主要來(lái)源,減小的辦法是使其接地阻抗最小。如圖6所示,D0至D7為數(shù)據(jù)線,引出后進(jìn)入數(shù)據(jù)總線。在這個(gè)過(guò)程中,干擾噪聲便會(huì)耦合到數(shù)據(jù)線中,因此信號(hào)線必須經(jīng)過(guò)耦合電容接地;而接地系統(tǒng)必須能夠在相互通信的集成電路芯片之間提供低阻抗連接。實(shí)現(xiàn)這一點(diǎn)的合理方式是使用網(wǎng)格接地系統(tǒng)。與單點(diǎn)接地系統(tǒng)相比,網(wǎng)格接地能夠有效地將噪聲電壓降低一個(gè)數(shù)量級(jí)甚至更多。
圖6數(shù)據(jù)線抗EMI干擾的接地設(shè)計(jì)（5） 通過(guò)合理的PCB布板對(duì)系統(tǒng)EMI進(jìn)行控制
印刷電路板(PCB)是電子系統(tǒng)中電路元件和器件的支撐體。PCB中的電磁兼容性直接影響著整個(gè)電子系統(tǒng)的干擾和抗干擾情況,PCB的EMC設(shè)計(jì)是整個(gè)系統(tǒng)能否正常工作的關(guān)鍵,因此,合理進(jìn)行PCB設(shè)計(jì),通過(guò)控制PCB的EMI來(lái)控制整個(gè)系統(tǒng)的EMI十分必要。PCB的基材及PCB層的選擇、電子元件及器件的電磁特性、元件間互連線的長(zhǎng)寬等都制約著PCB的電磁兼容性。常規(guī)PCB的EMI控制要關(guān)注元器件的合理布局,連線的合理控制,電源線、接地、濾波電容的合理配置等問(wèn)題。我們?cè)谘邪l(fā)陣列聲波信號(hào)采集與處理系統(tǒng)的過(guò)程中,其PCB的制作過(guò)程關(guān)注了上述的各個(gè)環(huán)節(jié),使PCB板的EMC性能得到了較好的改善。
以上五點(diǎn)實(shí)際上可歸結(jié)為對(duì)EMI干擾源、耦合途徑及易感電路的分析。對(duì)于數(shù)字電路,內(nèi)部噪聲源對(duì)其EMI問(wèn)題起決定作用,產(chǎn)生內(nèi)部噪聲源的原因,一般有地總線噪聲、電源總線噪聲、傳輸線發(fā)射以及串?dāng)_。其中地總線噪聲與電源總線噪聲是最重要的噪聲源。分析噪聲源,在關(guān)鍵電路采取EMC控制技術(shù),為在整體上進(jìn)行系統(tǒng)的EMC設(shè)計(jì)奠定了基礎(chǔ)。
4系統(tǒng)中的EMC設(shè)計(jì)
從EMC設(shè)計(jì)的角度來(lái)看,根據(jù)EMC設(shè)計(jì)的三要素——EMI產(chǎn)生的干擾源、EMI的耦合途徑和易被干擾的敏感電路,系統(tǒng)的EMC設(shè)計(jì)應(yīng)遵循抑制干擾源EMI能量、破壞干擾的耦合通道并對(duì)敏感電路進(jìn)行重點(diǎn)保護(hù)的思路進(jìn)行。對(duì)于數(shù)字電路,其主要EMI問(wèn)題包括電路內(nèi)部EMI的產(chǎn)生、輻射干擾以及數(shù)字電路本身的敏感度。理論上只要解決其中的一個(gè)問(wèn)題就可以解決所有問(wèn)題,但對(duì)于具體電路的各個(gè)不同組成部分,應(yīng)該采取具體的有針對(duì)性的措施加以解決才能達(dá)到最高的性價(jià)比。按照這個(gè)思路,根據(jù)以上對(duì)該系統(tǒng)EMI問(wèn)題的分析與處理,在進(jìn)行陣列聲波信號(hào)采集與處理系統(tǒng)的EMC設(shè)計(jì)時(shí),應(yīng)著重考慮以下幾個(gè)方面：① 把住I/O關(guān)口,所有I/O線都集中布放且在PCB的相應(yīng)位置設(shè)置“無(wú)噪聲”I/O地,且與數(shù)字邏輯電路的工作地單點(diǎn)連接。I/O驅(qū)動(dòng)器靠近連接器而時(shí)鐘電路與時(shí)鐘信號(hào)線則遠(yuǎn)離I/O接口區(qū)。② 減小系統(tǒng)的接地電感,采用接地網(wǎng)格,減小元器件引腳及引線長(zhǎng)度。③ 針對(duì)性地控制共模干擾和差模干擾,注重時(shí)鐘信號(hào)環(huán)路的控制,時(shí)鐘線設(shè)置鄰近地回路,控制系統(tǒng)中所有電纜上的共模電流以控制共模輻射,減小共模電壓并采取去耦措施。④ 改善數(shù)字電路干擾耐受度,將較易受干擾的信號(hào)設(shè)計(jì)為遠(yuǎn)離高位準(zhǔn)信號(hào),選用內(nèi)置濾波器I/O接頭,將干擾信號(hào)區(qū)完全隔離。⑤ 加強(qiáng)對(duì)印刷電路板EMI問(wèn)題的解決。
5結(jié)論
針對(duì)陣列聲波信號(hào)采集與處理系統(tǒng)具體原理及特點(diǎn),采取一定的EMI控制和EMC設(shè)計(jì)措施,可使系統(tǒng)的EMC性能得到改善。在使用過(guò)程中,工作性能穩(wěn)定、可靠、精確,達(dá)到了最初的設(shè)計(jì)要求和目的。
參考文獻(xiàn)
1 \[美\]Ott Henry W. 電子系統(tǒng)中噪聲的抑制與衰減技術(shù). 北京：電子工業(yè)出版社, 2003
2\[美\]Montrose Mark I. 電磁兼容和印制電路板——理論、設(shè)計(jì)和布線. 北京：人民郵電出版社,2002
3曾峰,候亞寧,曾凡雨. 印刷電路板(PCB)設(shè)計(jì)與制作. 北京：電子工業(yè)出版社, 2002
劉付斌：碩士研究生,研究方向?yàn)閼?yīng)用電子技術(shù)。楊任基：碩士研究生,研究方向?yàn)殡姶偶嫒荨?br> |
66821730(技術(shù)支持)
