| 摘要：PCI-Express串行標準越來越廣泛地在計算機行業(yè)應用,作為芯片與芯片之間,系統(tǒng)與插卡之間,系統(tǒng)與系統(tǒng)之間的高速連接,由于不同設備可能由不同的廠商提供,為了保證設備之間可靠的互聯(lián)互通,必須對其接口進行一致性測試。同時高速串行信號容易對系統(tǒng)內部或者外部產(chǎn)生EMI輻射和干擾,PCIE標準定義了SSC(擴頻時鐘）來減少EMI,但是SSC如果使用不當?shù)脑捯部赡軙绊懡涌诨ヂ?lián)的可靠性。本文介紹如何根據(jù)PCIE的標準及其眾多的子標準定義的測試規(guī)范和分析方法進行一致性測試,同時討論如何對SSC(擴頻時鐘)進行驗證和分析。 關鍵詞：PCI-Express,PLL（鎖相環(huán)）,時鐘恢復,眼圖,抖動,模板,SSC（擴頻時鐘）。 引言：隨著計算機及通訊設備的性能要求越來越高,傳統(tǒng)的低速的并行總線如PCI等的數(shù)據(jù)吞吐量已經(jīng)無法滿足要求,PCI Sig組織聯(lián)合了一線的芯片廠商和測試測量儀器廠商制定了PCI-Express Rev1.0的規(guī)范,將串行數(shù)據(jù)速率提高到2.5Gbps,數(shù)據(jù)帶寬提高到32個Lane即80Gbps,而且明確要求對宣稱支持該規(guī)范的芯片和接口進行一致性測試,在PCI-Express Rev1.0A的規(guī)范實施后,PCI Sig又對規(guī)范進行了更新,Release了PCI-Express Rev1.1的規(guī)范,對抖動測試方法作了修改。同時,對于PCI-Express在不同環(huán)境上的實現(xiàn),又制定了相應的子規(guī)范,如Base,CEM,Express module,cable等。最近,PCI Sig組織在討論和制定PCIE 2.0的規(guī)范,將數(shù)據(jù)速率提高到5Gbps.并制定了相應的眼圖和抖動分析方法. PCI-Express規(guī)范的不同版本及其子規(guī)范有合起來有9個以上,往往使測試工程在對不同的PCIE實現(xiàn)選擇何種標準無所適從。 一、在一致性測試中如何根據(jù)不同的標準選擇相應的模板以及PLL模型進行眼圖和抖動測量。 1. PCI-Express的規(guī)范主要有以下版本：  對于Gen1 2.5Gbps的信號測試,PCI sig建議使用6Ghz以上的示波器,以捕獲5次以上的諧波分量。對于Gen2 5Gbps的信號測試,PCI sig建議使用12Ghz以上的示波器. 2. Rev1.0a,Rev1.1,Rev2.0的測試方法的區(qū)別主要是時鐘恢復的算法,時鐘恢復的算法差異會導致眼圖和抖動測試結果的差異。由于PCI-Express是采用內嵌式時鐘傳輸?shù)拇行盘?在進行抖動和眼圖分析時,必須模擬接收端的PLL模型進行時鐘恢復去測量發(fā)送端的信號,以真實有效的評估信號在接受端所“看到”的信號效果。 Rev1.0a規(guī)范采用從連續(xù)的3500UI中恢復出理想時鐘,對其中間的250UI進行眼圖和抖動測量,且其眼圖和抖動測量均參考TIE直方圖的中間值,從而得Median-Max-Outlier的抖動值。這種測試方法相當于采用3階PLL的時鐘恢復算法進行抖動測量。這種方法可同時用于SSC（擴頻時鐘）打開或者關閉時的測量,并可最大限度減少測量結果的差異。  Rev1.1中單獨定義了當PCIE的參考時鐘為Clean clock時必須采用一階濾波函數(shù)作為時鐘恢復的環(huán)路帶寬,拐點頻率為1.5Mhz。當參考時鐘使用了SSC時規(guī)范定義了一個三階1.5Mhz濾波函數(shù)來進行時鐘恢復。同時PCIE base 1.1 的規(guī)范還特別注明此三階濾波函數(shù)的時鐘恢復效果等價于3500:250的算法。即當SSC（擴頻時鐘）打開還可以采用Rev1.0a的測試方法。  Rev2.0的速率為5Gb/s,在Gen2 Ver0.7規(guī)范中定義使用拐點頻率為1MHz的一階濾波函數(shù)作為時鐘恢復去進行clean clock的抖動測量。同時不再采用基于直方圖的Median-Max-Outlier的算法計算抖動,而是采用通過dual-dirac 的算法得到抖動浴盆曲線后得到Dj和Rj的抖動成分.  3.針對不同的子規(guī)范,PCI sig定義了不同的模板,以根據(jù)模板進行一致性測試,所有的眼圖測試結果都必須符合模板的測試要求,不同的規(guī)范合起來有19個不同的模板.例如下面就是針對Base Specification的Transmitter端制定的模板。  4.針對Rev1.0a,Rev1.1,Rev2.0規(guī)范及其針對不同應用的子規(guī)范,泰克公司的RTE-PCIE軟件提供了一個完整的完全符合一致性測試規(guī)范的解決方案。在該軟件中涵蓋了所有的測試點,包括19個不同的測試模板,使用戶可以方便地根據(jù)自己的測試要求進行選擇。  同時用戶可以根據(jù)不同的規(guī)范配置時鐘恢復的方法,針對Rev1.1或者2.0分別可以設置SSC或者Clean Clk的時鐘恢復算法。且其時鐘恢復的算法已經(jīng)內嵌在軟件中,不需要用戶再進行復雜的設置。  5.當設置好了測試標準和相應得時鐘恢復方法后就可以得到一致性測試的結果,同時還可以繪出TIE 頻譜圖和抖動浴盆曲線,作為調試的依據(jù)。  6.對于PCIE2.0的測試,根據(jù)PCIE 2.0 Base Rev0.7的規(guī)范,要求捕獲1Million比特的數(shù)據(jù)進行眼圖和抖動的測試,這就對測試儀器提出了較高的要求,需要示波器在40GS/s的采樣率下使用至少8M的存儲深度一次性的捕獲數(shù)據(jù)。同時規(guī)范要求示波器的帶寬在12GHz以上。  二、PCI-Express的SSC（擴頻時鐘）的測試： 1. 在PCI-Express Base 1.1的4.3.1.1.1中明確規(guī)定Data rate 可以以+0% 至-0.5%的速率進行調制,調制頻率為30KHz-33KHz之間。采用了SSC（擴頻時鐘）后可以將Data rate進行調制從而減少EMI,減少系統(tǒng)內部的干擾的同時也減少對外部的輻射。 在進行擴頻時鐘測試的時候,由于擴頻時鐘周期大概為30us,需要捕獲2.5Gbps的數(shù)據(jù),示波器的采樣率至少為20Gbps,捕獲一個擴頻時鐘周期至少需要20Gb/sX30us=0.6M的存儲深度,為了準確測量,一般建議至少捕獲10個以上的擴頻時鐘周期,所以示波器需要在20Gb/s的采樣率下使用6M的存儲深度。 2. 使用泰克的Jitter3 Advanced軟件可以對SSC（擴頻時鐘）進行準確的測試分析。 捕獲足夠的數(shù)據(jù),測試數(shù)據(jù)的頻率,設置相應的抖動濾波器（由于SSC為30K左右,建議將濾波器模型設置為100KHz的低通濾波,可以將高頻的噪聲濾除.）,繪出頻率隨時間變化的趨勢圖,即可得到SSC曲線。   三、結論： 為使測試結果符合PCI-Express的測試標準,在測試中必須選擇正確的標準的模板,使用符合規(guī)范的時鐘恢復算法進行抖動分析。最終才能保證PCI-Express的接口可靠的互聯(lián)互通。在PCIE Gen 2以及SSC測試的時候,除了要考慮示波器的帶寬以外,還要重點考慮其采樣率和存儲深度的配合能否滿足測試要求。 參考文獻： PCI Express?Base Specification Revision 1.1 PCI Express?Card Electromechanical Specification Revision 1.1 PCI Express. External Cabling Specification Revision 0.7 PCI Express?ExpressModule?Electromechanical Spec Revision 1.0 PCI Express? 2.0 Base Specification Revision 0.7 Tektronix PCI Express Methods of Implementation (MOI) �。ㄗ髡撸涸尽碓矗弘娮庸こ虒］嫞 � |
66821730(技術支持)
