DDR 1&2&3 “讀”“寫”眼圖測試
基于DDR“讀”“寫”信號相位不同的特征,本人設(shè)計了一個軟件進行“讀”“寫”眼圖的測試分析,軟件使用VEE Pro 7.5設(shè)計界面,使用VEE Pro內(nèi)嵌的Matlab腳本分析數(shù)據(jù),基于規(guī)范的AC參數(shù)設(shè)計模板,幫助工程師進行DDR信號完整性測試分析的最復(fù)雜部分即“讀” “寫”數(shù)據(jù)眼圖的測試分析。
圖5是軟件界面和分析結(jié)果的一個示例,上面兩福圖形是用戶界面。左邊的是離線分析軟件,用示波器同時采集DQS和DQ信號,并且存為*.CSV文件。采集時,采樣率設(shè)置為20GSa/s,存儲深度設(shè)置為200k以上,確保捕獲足夠的數(shù)據(jù),同時被測系統(tǒng)運行大型的軟件或MemoryTest.exe工具（此內(nèi)存測試軟件能夠進行內(nèi)存總線的加壓測試,一般做系統(tǒng)設(shè)計的或內(nèi)存設(shè)計的都有）,以讓總線上有足夠多的數(shù)據(jù),來增加捕獲各種碼型和最差情況的可能性。離線軟件調(diào)用采集的波形,自動去掉三態(tài)數(shù)據(jù),把“讀”數(shù)據(jù)放在一起,把“寫”數(shù)據(jù)放在一起,基于DQS的有效邊沿（去掉預(yù)調(diào)整和后調(diào)整后的上升邊沿和下降邊沿）,累積在一起形成眼圖,調(diào)用模板判斷信號的優(yōu)劣和是否滿足規(guī)范要求。
圖5右上圖是基于Agilent的DSO80000和54850系列示波器的在線實時分析軟件界面。需要把軟件安裝在示波器內(nèi)部,或安裝在外部電腦上用LAN或GPIB到USB適配器（82357A）連接到示波器。示波器的通道1探測DQS,通道3探測DQ,被測系統(tǒng)上運行大型的軟件或MemoryTest.exe工具。在在線軟件上輸入想重復(fù)捕獲波形的次數(shù),然后按“starting”進行實時數(shù)據(jù)的捕獲和實時眼圖的分析,軟件會控制示波器捕獲波形,然后分析數(shù)據(jù),形成眼圖,調(diào)用模板判斷信號是否滿足規(guī)范要求,然后重復(fù)下一次捕獲和分析,同時把新捕獲的波形累積到前面捕獲的波形上面。在線軟件執(zhí)行的算法與離線軟件類似,只是可以自動控制示波器,進行波形的多次捕獲和分析,并同時把實時捕獲的波形的分析結(jié)果連同以前的結(jié)果一同顯示出來。
圖5下面的兩個波形是實際的分析結(jié)果示例,分析的是DDR2 667,測試點是在DIMM內(nèi)存條上。對我們比較有意義的是左邊的“寫”眼圖,它反映的是信號從北橋發(fā)出,通過主板較長距離傳輸?shù)竭_DRAM接收芯片的波形,這是我們做系統(tǒng)設(shè)計和測試時需要得到的眼圖。右圖則是直接從DRAM芯片發(fā)出的信號的波形,因為測試點是在DIMM上,所以對我們只有參考價值：當(dāng)在北橋測試出時序問題時,通過此波形的觀察確定是主板設(shè)計的問題,還是DIMM或DRAM芯片本身的問題。如果測試點在北橋,則我們需要關(guān)注“讀”眼圖,而此時“寫”眼圖一般只有參考價值。
這個DDR“讀”“寫”眼圖分析軟件的算法是什么呢？其實很簡單,如圖6所示,如果直接用DQS觸發(fā)DQ,則會形成比較亂的眼圖,但是中間又包括需要的信息,如圖中的紅色圓圈周圍的是“寫”眼圖信息,途中的黃色圓圈周圍則是“讀”眼圖信息。而眼圖之所以亂,是因為同時包括“三態(tài)”信號和“讀”“寫”信號,而“讀” 和“寫”信號的時序是矛盾的。使用
軟件進行分離的處理比較容易：首先,扔掉三態(tài)信號,保留有用信息,軟件設(shè)計時,檢測DQS有效邊沿,離DQS有效邊沿較遠的信號就是三態(tài)信號,扔掉它;然后,根據(jù)建立時間和保持時間的關(guān)系把“讀”信號和“寫”信號分成兩個數(shù)據(jù)庫;最后,把“讀”信號數(shù)據(jù)庫按DQS有效邊沿放在一起形成眼圖,把“寫”信號數(shù)據(jù)庫按DQS有效邊沿放在一起形成眼圖,分別調(diào)用模板產(chǎn)生測試結(jié)果。
DDR 1&2&3 模板定義
DDR規(guī)范沒有定義模板,這給用眼圖方式分析信號時判斷信號是否滿足規(guī)范要求帶來挑戰(zhàn)。為了更容易判斷是否滿足規(guī)范的要求,像分析一般串行信號一樣分析“讀”“寫”眼圖,本人根據(jù)Jedec規(guī)范設(shè)計了“讀”“寫”模板。下面以定義“寫”眼圖模板為例,介紹一下模板的設(shè)計方法。
圖7是Jedec規(guī)范上的時序和波形參數(shù),tDS是相對于DQS有效邊沿的建立時間,tDH是相對于DQS有效邊沿的保持時間,tDS相對于DQ的AC參數(shù),tDH則相對于DQ的DC參數(shù),不過為了測試方面的方便性,我們都可以用AC參數(shù)來定義tDS和tDH。tDS和tDH參數(shù)的測試是DDR的核心測試參數(shù)。
在Jedec規(guī)范上,我們可以查到各種速率的tDS和tDH 的規(guī)范值,比如DDR2 533,tDS 是100ps,tDH 是225ps。我們也可以查到各種速率的AC參數(shù)值,比如DDR2 533：
其中,VIH(ac)min是VIH(ac)規(guī)范的最小值,VIL(ac)max是VIL(ac)規(guī)范的最大值,Vref是參考電壓,對DDR1來說是1.25V,DDR2來說是0.9V,DDR3來說是0.75V。
基于tDS和tDH 和VIH(ac)min和VIL(ac)max參數(shù),我們可以得出DDR2 533“寫”眼圖的模板如圖8示。中間的紅色區(qū)域就是模板,Setup time是tDS建立時間,Hold time是tDH 保持時間,VIH(AC)是VIH(ac)min值,VIL(AC)是VIL(ac)max值。中間的黃色線是DQS的有效邊沿即有效的上升沿或下降沿。
嚴(yán)格按規(guī)范的話,中間的模板應(yīng)該定義為橫著的梯形,因為保持時間是相對于DC參數(shù),不過用長方形可以定義一個更嚴(yán)格的參數(shù)要求。
小結(jié)
DDR是需要進行信號完整性測試的總線中最復(fù)雜的總線,不僅走線多、探測困難,而且時
序復(fù)雜,各種操作交織在一起。本文基于多年的實踐經(jīng)驗,提供了一些測試的參考方法,尤其對 “讀”“寫”眼圖的測試方法和模板的定義提出一種創(chuàng)新的觀點,并設(shè)計軟件實現(xiàn)了這種方法,希望對主板,DIMM,DRAM設(shè)計者和測試者有參考價值。
參考資料：
1、 DDR總線的失效分析方法探索,孫燈亮,2004
2、 High Speed Memory Debug Techniques, Agilent Technologies, Inc.2004
3、 Double Data Rate(DDR) SDRAM Specification, JEDEC SOLID STATE TECHNOLOGY ASSOCIATION, May 2002
4、 DDR2 SDRAM Specification ,JEDEC SOLID STATE TECHNOLOGY ASSOCIATION,Sep. 2003
5、 DDRII System Validation and Debug, IDF, 2004
�。ò步輦惪萍加邢薰� 孫燈亮 來源：電子工程專輯）
