| 便攜式電子系統(tǒng)的低功耗設(shè)計(jì) 解放軍信息工程大學(xué)徐太忠邵高平 摘要針對便攜式電子系統(tǒng)功耗要求低的特點(diǎn),采用一系列硬件措施與軟件設(shè)計(jì)相結(jié)合的辦法,設(shè)計(jì)便攜式電子系統(tǒng),從而達(dá)到降低系統(tǒng)功耗的目的。 關(guān)鍵詞便攜式低功耗電源管理 當(dāng)今節(jié)能是全球化的熱潮,如計(jì)算機(jī)里的許多芯片過去用5V供電,現(xiàn)在用3.3V、1.8V,并提出了綠色電器的概念。便攜式系統(tǒng)設(shè)計(jì)的最主要目標(biāo)也是在提高產(chǎn)品性能的同時(shí)盡可能地降低系統(tǒng)功耗。但是在大多數(shù)應(yīng)用傳統(tǒng)互連技術(shù)的嵌入式設(shè)計(jì)中,性能的提高是以功率的消耗為代價(jià)的。因此在設(shè)計(jì)便攜式電子系統(tǒng)的時(shí)候,必須以系統(tǒng)集成的策略來解決降低功耗與提高性能的問題。本文介紹通過采取一系列實(shí)用的硬件措施和軟件設(shè)計(jì)相結(jié)合的辦法來解決系統(tǒng)設(shè)計(jì)的低功耗問題。 一、 便攜式電子系統(tǒng)的構(gòu)成 便攜式電子系統(tǒng)通常包括LCD顯示器和觸摸屏、鍵盤、嵌入式處理器、DRAM和非易失性存儲器（如ROM或Flash）、電源或電池電路、PC卡接口、IrDA（紅外接口）、串行接口和MODEM等。其典型的結(jié)構(gòu)框圖如圖1所示。 圖1便攜式電子系統(tǒng)的硬件構(gòu)成在設(shè)計(jì)中,嵌入式處理器采用Cirrus Logic公司EP7211。該器件是專門為低成本、超低功耗的應(yīng)用設(shè)計(jì)的。EP7211包含有一個內(nèi)核為ARM720T 32bit RISC處理器和豐富的外圍接口,并且包含有一個適應(yīng)于Y2K問題的實(shí)時(shí)時(shí)鐘RTC和比較器。 ARM720T內(nèi)部集成一個可支持Microsoft Windows CE的增強(qiáng)型內(nèi)存管理單元。EP7211的外圍接口有CODEC接口、SPI串行A/D接口、單色LCD接口,并可擴(kuò)展以支持彩色LCD、DRAM接口、ROM/Flash/SRAM接口、紅外接口、2個PWM脈沖寬度調(diào)制器（Pulse Width Modulator）接口、時(shí)鐘以及電源檢測接口。紅外（IrD）接口用來完成便攜式電子系統(tǒng)之間的無線數(shù)據(jù)交換;去掉了數(shù)據(jù)交換需要電纜連接的麻煩;串行接口為下載程序和數(shù)據(jù)及軟件升級而設(shè)計(jì)。LCD和觸摸屏提供顯示和輸入的人機(jī)界面;語音錄放電路為簡短信息提供語音的錄入和播放;Flash RAM存儲程序和數(shù)據(jù);SRAM為程序運(yùn)行提供緩存;電源電路將電池或外加電源變換為嵌入式處理器和外圍電路所需要的3.3V、2.5V電壓。 EP7211的內(nèi)核電路工作在2.5V,而外圍電路工作在3.3V。它可根據(jù)具體情況對內(nèi)核的時(shí)鐘進(jìn)行動態(tài)編程控制,可工作在18MHz、36MHz、49MHz和74MHz。另外,EP7211還有三種基本供電模式：正常操作（Operating）、空閑（Idle）和等待（standby）。正常操作模式下,EP7211的所有時(shí)鐘和外圍都正常加電;空閑模式就是關(guān)閉CPU工作,其它部分與正常操作模式一樣;等待模式是主時(shí)鐘被關(guān)斷,整個CPU及相關(guān)外圍（除中斷和RTC）關(guān)斷,但可通過中斷或按鈕來喚醒。所以它非常適合便攜式電子系統(tǒng)的應(yīng)用。 二、 硬件措施 硬件電路是系統(tǒng)的基礎(chǔ),因此在低功耗設(shè)計(jì)中,必須首先保證在硬件方面盡可能降低系統(tǒng)功耗。通常在電路設(shè)計(jì)制作中有以下幾種方法來降低系統(tǒng)功耗。 1 選用低電壓、低功耗器件 降低系統(tǒng)功耗最直接的辦法是降低芯片的工作電壓,因?yàn)殚_關(guān)功率是與工作電壓的平方成正比的。設(shè)計(jì)中選用低電壓、低功耗器件可以很容易地降低工作電壓,因此,在我們所研制的便攜式電子系統(tǒng)中,選用的都是3.3V或更低電壓供電的器件,在硬件上保證了低功耗。像Flash RAM和SRAM,不僅所要求的供電電壓低,而且在芯片不被片選時(shí)能自動處于Standby（等待）狀態(tài),當(dāng)被片選時(shí)重新喚醒,從而又進(jìn)一步降低功耗。但是在常規(guī)的電路板中,低I/O電壓波動降低了系統(tǒng)的抗干擾能力。因此,在解決低功耗問題時(shí)不能單純依靠低功耗器件的選用,還必須與其他一些方法相結(jié)合來設(shè)計(jì)系統(tǒng)。如下面將要談到的減小總線電容,降低開關(guān)噪聲等方法。 2 減少總線電容 當(dāng)系統(tǒng)的硬件結(jié)構(gòu)和軟件平臺的設(shè)計(jì)方案確定之后,只能通過減小印制電路板與集成芯片之間的電容來降低系統(tǒng)的功耗�？偩�電容是I/O驅(qū)動電路和相關(guān)聯(lián)的器件引腳之間的電容、印制電路板上的布線與過孔之間的電容、負(fù)載上的引腳與I/O接收器電路之間的電容的總和。在一般的系統(tǒng)中,這個容量總和很容易就能達(dá)到15~30pF。 減小總線電容可以很容易地降低系統(tǒng)功耗,因此相應(yīng)地出現(xiàn)了新的底板工藝以減少寄生在布線與過孔之間的電容。如在常規(guī)的多層電路板中加上高密度的互聯(lián)層;用陶瓷底板的多芯片模塊;優(yōu)化I/O驅(qū)動器到接收器的布線結(jié)構(gòu)以減小電容的系統(tǒng)封裝（system\ in\ a\ package）技術(shù)。應(yīng)用這些技術(shù)使系統(tǒng)的互連密度提高了,這樣在較小的電路板區(qū)域就可以容納更多的信號。信號的布線距離縮短了,互連電容和系統(tǒng)功耗也就隨之相應(yīng)地減小了。 3 降低開關(guān)噪聲 用作高性能計(jì)算的處理器需要一個牢固的旁路電容以滿足高回旋率開關(guān)的需要。這是因?yàn)閮?nèi)部和外部總線開關(guān)都會產(chǎn)生較大的瞬時(shí)電流的需求量。因此,在電路板布線的時(shí)候要在離主要芯片的電源盡可能近的地方放置一個旁路電容,以消除可能導(dǎo)致系統(tǒng)性能降低或功能芯片失靈的電壓波動。另外,在電路板上覆銅層也可以分散在集成電路沖模上的功率。在超大規(guī)模集成電路沖模中,功率分散是一個嚴(yán)格的設(shè)計(jì)約束條件。因此,通過放置旁路電容和覆銅層可以有效地降低開關(guān)噪聲,減小系統(tǒng)的功耗。 4 采用系統(tǒng)封裝解決方案 因?yàn)槠胀娐钒宀荒芴峁┗ミB集成電路所需的高布線密度的需求,所以基于模塊技術(shù)的系統(tǒng)級集成技術(shù)越來越流行。一個非常典型的例子就是將多個集成電路和相關(guān)聯(lián)的離散器件聯(lián)結(jié)在一個封裝內(nèi)的封裝系統(tǒng)（sip）技術(shù)。sip技術(shù)之所以流行主要有以下4個原因：① 可以減小總線電容;② 通過在芯片內(nèi)部集成旁路電容,可以減小開關(guān)噪聲;③ 可以將芯片I/O增大到最大帶寬;④ 能夠優(yōu)化集成電路以獲得低功率和高收益。 此外,將倒裝焊壓片技術(shù)與高密度、低電容、硅銅底板技術(shù)相結(jié)合,可以使功耗降低5%~10%,降低的比率能夠達(dá)到多少,主要取決于系統(tǒng)的配置與工作的條件。 通過以上硬件措施,可以較為有效地降低系統(tǒng)的功耗,同時(shí)也減小了產(chǎn)品的尺寸、重量,對于便攜式電子系統(tǒng)向更小型化的方向發(fā)展也有一定的作用。 三、 軟件設(shè)計(jì) 通過電源管理設(shè)計(jì)可以進(jìn)一步降低系統(tǒng)的功耗。電源管理采用如下措施。 （1） 根據(jù)實(shí)際所處理的數(shù)據(jù)量的大小和實(shí)時(shí)性的快慢來選擇CPU的主時(shí)鐘頻率：若所處理的數(shù)據(jù)量大或要求實(shí)時(shí)性快,就增強(qiáng)CPU的處理能力,提高CPU的主時(shí)鐘;反之,可降低時(shí)鐘頻率,以減小功耗。 （2） 當(dāng)系統(tǒng)運(yùn)行要實(shí)現(xiàn)某個功能時(shí),并不一定要用到所有的電路,而對于那些不用的電路應(yīng)斷開其供電,等其需要時(shí)可重新加電。這樣保證電池的供電用到該用的地方,提高電池的使用效率。 （3） 設(shè)置閑置等待時(shí)間。一旦CPU閑置了定時(shí)器所設(shè)置的時(shí)間,CPU自動地進(jìn)入等待模式并關(guān)斷未使用器件的電源;若有外部事件觸發(fā),系統(tǒng)會自動進(jìn)入正常操作模式。 （4） 處理器提供電池狀態(tài)檢測和外加電源檢測的功能。一旦電池電壓低于正常工作要求,強(qiáng)迫處理器處于等待狀態(tài);若采用外加電源,則可以不進(jìn)行電源管理。 通過以上措施,實(shí)現(xiàn)處理器狀態(tài)的改變。狀態(tài)轉(zhuǎn)換如圖2所示。 圖2電源管理狀態(tài)轉(zhuǎn)換通過電源管理,便攜式電子系統(tǒng)的功耗滿足設(shè)計(jì)要求。正常工作時(shí)電流約30mA,處于等待狀態(tài)時(shí)電流約幾mA。結(jié)束語 通過采用低電壓、低功耗的器件,減少總線電容,降低開關(guān)噪聲等硬件措施,在一定程度上降低了系統(tǒng)的功耗;但這只是完成了硬件上所能做到的程度,還必須與軟件設(shè)計(jì)、電源管理相結(jié)合才能更為有效地降低系統(tǒng)的功耗,從而提高便攜式電子系統(tǒng)的性能。MES 參考文獻(xiàn) 1Gary Ruah.System integration is key to reducing power in handhelds.Portable Design,2000(8) 2夏魏.便攜式計(jì)算機(jī)中電源管理芯片的設(shè)計(jì).微計(jì)算機(jī)信息,1999(1) 3CIRRUS LOGIC, INC. EP7211 High\ Performance Ultra\ Low\ Power System\ on\ Chip with LCD Controller,1999(9) |
66821730(技術(shù)支持)
