| 任俊,修吉平 |
| (華中科技大學(xué)材料學(xué)院,湖北 武漢 430074) |
摘要：對(duì)AD7714的工作原理進(jìn)行了深入剖析,并介紹了其校準(zhǔn)模式和使用方法,最后給出了它與 AT89C52的接口和關(guān)鍵的程序流程圖。
|
| 關(guān)鍵詞：AD7714;校準(zhǔn);接口 |
中圖分類號(hào)：TN43 文獻(xiàn)標(biāo)識(shí)碼：B 文章編號(hào)：1003-353X(2002)03-0056-04
|
| 1引 言 |
AD7714是適用于低頻測(cè)量應(yīng)用的完整模擬前端。器件直接從傳感器接受低電平信號(hào)并輸出串行數(shù)字。它使用和 -差(Σ-Δ)轉(zhuǎn)換技術(shù)以實(shí)現(xiàn)高達(dá)24位的無(wú)誤碼性能。輸入信號(hào)加至專有的基于模擬調(diào)制器、具有可編程增益的前端。調(diào)制器的輸出由片內(nèi)數(shù)字濾波器處理 [1]。通過(guò)片內(nèi)控制寄存器可對(duì)此數(shù)字濾波器的第一個(gè)凹口編程,允許調(diào)整濾波器的截止頻率和穩(wěn)定時(shí)間。AD7714具有3個(gè)差分模擬輸入(它也可以配置為5個(gè)準(zhǔn)差分模擬輸入)以及差分基準(zhǔn)輸入,可以對(duì)多達(dá)5個(gè)通道的系統(tǒng)實(shí)現(xiàn)信號(hào)調(diào)理和轉(zhuǎn)換。
|
| 2引腳定義及功能 |
| DIP封裝的AD7714如圖1。各引腳定義如下： |
| |
| 圖1 AD7714的封裝及其引腳
|
引腳1 SCLK：串行時(shí)鐘。邏輯輸入端,外部串行時(shí)鐘加 至此端以存取來(lái)自AD7714的串行數(shù)據(jù)。
|
引腳2 MCLKIN：器件的主時(shí)鐘信號(hào)�？梢杂镁д窕蛲獠� 時(shí)鐘提供。器件規(guī)定的時(shí)鐘輸入頻率為1MHz和2.4576MHz。
|
引腳3 MCLKOUT：配合MCLKIN使用,當(dāng)器件的主時(shí)鐘是晶振時(shí),晶振跨接在MCLKIN 和MCLKOUT引腳之間。
|
引腳4 POL：時(shí)鐘極性,邏輯輸入端。它決定了在與微控制器之間傳送數(shù)據(jù)時(shí),串行時(shí)鐘應(yīng)閑置為高電平還是低電平。POL為低,閑置為低,POL為高,閑置為高。
|
引腳5 SYNC：邏輯輸入端 ,當(dāng)使用多個(gè)AD7714時(shí),它用于數(shù)字濾波器和模擬調(diào)制器的同步。一般單個(gè)使用時(shí)都接高電平。
|
引腳6 RESET：邏輯輸入端,低電平有效輸入,它把器件的控制邏輯、接口邏輯、數(shù)字濾波器以及模擬調(diào)制復(fù)位到上電狀態(tài)。
|
引腳7(8) AIN1(AIN2)：可編程模擬輸入通道1(2)。與AIN6一起用時(shí)作為準(zhǔn)差分輸入端;與AIN2(AIN1)一起用時(shí)作為差分輸入對(duì)的正(負(fù))輸入端。
|
引腳9(10) AIN3(AIN4)：可編程模擬輸入通道3(4)。與AIN6一起用時(shí)作為準(zhǔn)差分輸入端;與AIN4(AIN3)一起用時(shí)作為差分輸入對(duì)的正(負(fù))輸入端。
|
引腳16 AIN5：可編程模擬輸入通道5。與AIN6一起用時(shí)作為差分輸入對(duì)的正輸入端。
|
引腳17 AIN6：模擬輸入通道6。它是準(zhǔn)差分模式下AIN1到AIN4的基準(zhǔn)點(diǎn);與AIN5一起用時(shí)作為差分輸入對(duì)的負(fù)輸入端。
|
引腳11 STANDBY：把此引腳置為低電平將關(guān)斷模擬和數(shù)字電路,電流消耗減至5 mA(典型值)。
|
引腳13 BUFFER：邏輯輸入端。低電平時(shí)AVDD線中流過(guò)的電流減至270 mA;高電平時(shí)使輸入端有較高的源阻抗。
|
引腳14 REFIN(－)：差分基準(zhǔn)輸入的負(fù)輸入端,只要REFIN(＋)大于REFIN(－)的條件下,則REFIN(－)可位于AVDD和AGND之間的任何值。
|
引腳15 REFIN(＋)：差分基準(zhǔn)輸入的正輸入端,在REFIN(＋)必須大于REFIN(－)的條件下,基準(zhǔn)輸入是差分的。REFIN(＋)可位于AV DD和AGND之間的任何值。
|
引腳19 CS：片選邏輯輸入端,低電平有效。
|
引腳20 DRDY：邏輯輸出端。它是AD7714的數(shù)據(jù)寄存器有新的數(shù)字可供使用的標(biāo)志。
|
引腳21 DOUT：AD7714的串行數(shù)據(jù)輸出端。通過(guò)它輸出片內(nèi)寄存器信息以及模擬轉(zhuǎn)換后的數(shù)據(jù)。
|
引腳22 DIN：AD7714的串行數(shù)據(jù)輸入端。通過(guò)它將串行數(shù)據(jù)輸入片內(nèi)寄存器(數(shù)據(jù)寄存器除外)。
|
引腳12 AVDD：為模擬正電源電壓。
|
引腳18 AGND：模擬電路的地基準(zhǔn)點(diǎn)。
|
引腳23 DVDD：數(shù)字正電源電壓。
|
引腳24 DGND：數(shù)字電路的地基準(zhǔn)點(diǎn)。
|
| 3AD7714的片內(nèi)寄存器剖析 |
AD7714包含8個(gè)片內(nèi)寄存器,它們可以通過(guò)器件的串行口訪問(wèn)。
|
| 3.1通信寄存器 |
它控制通道的選擇。在上電和復(fù)位之后,器 件等待對(duì)其通信寄存器的寫操作。寫至寄存器的數(shù)據(jù)決定對(duì)器件的下一次操作是讀還是寫,并決 定對(duì)哪一個(gè)寄存器發(fā)生讀或?qū)懖僮鳌ｋS后對(duì)所選擇的寄存器的讀或?qū)?一般數(shù)據(jù)寄存器不進(jìn)行寫 操作 )操作。一旦完成后續(xù)的對(duì)所選擇寄存器的讀和寫操作,接口便返回到等待對(duì)通信寄存器寫 操作的狀態(tài)。因此,所有與器件的通信必須從對(duì)通信寄存器的寫操作開(kāi)始。另外,通過(guò)讀通信寄 存器還可以獲取DRDY的狀態(tài)。該寄存器的格式為表1。
|
| |
66821730(技術(shù)支持)
