---為網(wǎng)絡(luò)與通信系統(tǒng)板卡分配功率的傳統(tǒng)方法可歸納為兩種分布式電源架構(gòu)拓?fù)洹Ｆ渲幸环N是通過獨(dú)立的DC-DC轉(zhuǎn)換器把標(biāo)稱48V的輸入電壓轉(zhuǎn)換成3.3V的輸出電壓。為避免兩級轉(zhuǎn)換和復(fù)合效率衰減,這種方法直接為板卡上功率消耗大的最主要的負(fù)載供電。系統(tǒng)板通常還需要幾種其他電壓,這些電壓通過幾個(gè)負(fù)載點(diǎn)（POL）轉(zhuǎn)換器從3.3V總線產(chǎn)生。另一種方法是把48V轉(zhuǎn)換成12V輸出,然后再轉(zhuǎn)換成POL電壓,但是不直接為任何負(fù)載供電。這種架構(gòu)通常在板上總功率需求高時(shí)（因?yàn)殡妷狠^高配電損耗較低）和板上沒有主要負(fù)載時(shí)采用。3.3V和12V分布式功率架構(gòu)（DPA）通常都采用功能完整、輸出可完全調(diào)節(jié)的獨(dú)立轉(zhuǎn)換器。
---但是,為每塊板卡增加功能的壓力使得為電源轉(zhuǎn)換和電源分配元件留下的空間越來越小。同時(shí),現(xiàn)代CMOS集成電路和處理器為把晶體管體積和每只晶體管的功耗降至最低而采用核心和I/O分立的趨勢還需要低于3.3V的額外供電通道。不過,盡管芯片設(shè)計(jì)者成功降低了典型CPU核心中每只晶體管的功耗,他們同時(shí)也在增加芯片上的晶體管數(shù)量。這意味著電源的額定電流也必須隨著電壓的降低而增加。
傳統(tǒng)分布式電源走到盡頭
---這兩個(gè)因素正迫使設(shè)計(jì)者尋找傳統(tǒng)分布式電源架構(gòu)（DPA）的替代方法。一個(gè)以介于3.3V和12V之間的中間電壓為特色的兩級電源轉(zhuǎn)換架構(gòu)正在興起。這個(gè)架構(gòu)有幾個(gè)優(yōu)勢。例如,由于把輸入電壓降低到12V以下,所以降低了POL轉(zhuǎn)換器的功率損耗。而且利用現(xiàn)代POL轉(zhuǎn)換器能夠承受較寬輸入電壓變化的能力,新架構(gòu)不需要對中間總線電壓進(jìn)行嚴(yán)格調(diào)節(jié)。新架構(gòu)也不再需要時(shí)序FET。而這些是3.3V輸出DPA所必需的,如果不這樣的話,3.3V DPA就不能控制直接由獨(dú)立轉(zhuǎn)換器提供的3.3V通道的上升速度,也就不能提供大部分電信和網(wǎng)絡(luò)板卡所需的受控制的上電和下電時(shí)序。12V DPA可能也需要時(shí)序FET,但是由于所有工作電壓都是從POL轉(zhuǎn)換器產(chǎn)生的,所以某些情況下可以采用集成到轉(zhuǎn)換器的時(shí)序控制。而12V輸出DPA所用的完全調(diào)節(jié)的獨(dú)立轉(zhuǎn)換器因?yàn)樾枰?0～100V次級側(cè)FET,所以效率較低。對于電壓較低的應(yīng)用來說這些通常有較高的RDS(ON)。
---因此,中間電壓DC總線架構(gòu)能減少元件損耗,允許用比兩種傳統(tǒng)解決方案少的元件在小面積內(nèi)實(shí)現(xiàn)高效率的解決方案。可以做出適當(dāng)?shù)臎]有輸出調(diào)節(jié)電路的開環(huán)DC總線轉(zhuǎn)換器,工作于固定50%工作循環(huán)。這種轉(zhuǎn)換器提供具有低損耗、最小輸入輸出過濾和較高可靠性的自激次級同步整流。對150W左右的系統(tǒng),中間總線的理想水平似乎在6～8V左右。 支持新架構(gòu)
---向面積小、效率高的電源分配架構(gòu)的演進(jìn)得到下一代集成控制器和激勵(lì)器的支持。這種控制器的一個(gè)很好的例子是IR2085S。這是一種高速、100V、自振蕩、50%工作循環(huán)的半橋激勵(lì)器,它把傳統(tǒng)PWM控制器和半橋激勵(lì)器的必要功能整合在單一SO-8封裝中。傳統(tǒng)上實(shí)現(xiàn)這些功能需要雙芯片解決方案。這些新一代控制器能使中間轉(zhuǎn)換器在板卡上占據(jù)非常小的面積。但是設(shè)計(jì)者還需要通過增強(qiáng)型MOSFET技術(shù)充分利用中間電源架構(gòu)及支持它的控制器。盡管封裝得非常緊密,幾乎沒有散熱機(jī)會(huì),低轉(zhuǎn)換損耗和高熱穩(wěn)定性仍將帶來額外的效率提高,同時(shí)還提供高可靠性。 中間電壓轉(zhuǎn)換器
---圖1是基于IR2085S的DC總線轉(zhuǎn)換器示意圖。控制器向初級側(cè)半橋拓?fù)涮峁?A柵驅(qū)動(dòng)信號�？梢灾苯域�(qū)動(dòng)新一代功率MOSFET,無需額外的激勵(lì)器或緩沖器。高側(cè)電壓可以高達(dá)100V,適合廣泛的24V和48V電信、網(wǎng)絡(luò)和計(jì)算應(yīng)用。IR2085S提供高低側(cè)柵驅(qū)動(dòng)信號,在±25ns內(nèi)匹配,防止不均衡。控制器還執(zhí)行內(nèi)部軟啟動(dòng),讓工作循環(huán)從零到50%漸增,從而在啟動(dòng)期間限制瞬間起峰電流。板載振蕩器產(chǎn)生50%工作循環(huán)信號,頻率由外部RC網(wǎng)絡(luò)決定。選定的值還決定低側(cè)脈沖和高側(cè)脈沖之間的寂靜時(shí)間。寂靜時(shí)間是初級側(cè)MOSFET斷開所必需的,為防止擊穿電流,寂靜時(shí)間必須長于初級側(cè)FET的斷開時(shí)間。而為實(shí)現(xiàn)最高效率,又需要寂靜時(shí)間盡可能短,因?yàn)榇渭墏?cè)MOSFET的體二極管在寂靜時(shí)間期間是導(dǎo)通的。
---在初級側(cè),控制器驅(qū)動(dòng)SO-8封裝中的兩個(gè)80V n溝道功率MOSFET。啟動(dòng)時(shí)通過線性調(diào)節(jié)器獲得初級側(cè)偏壓,穩(wěn)態(tài)時(shí)從變壓器獲得初級側(cè)偏壓。
---次級側(cè)的同步整流FET是中間總線轉(zhuǎn)換器的大部分損耗的來源。因此,如果設(shè)計(jì)者真想利用中間DC總線電源架構(gòu)的優(yōu)勢,在這里部署效率最高的MOSFET是重要的。在這個(gè)例子里,一對MOSFET采用國際整流器公司的DirectFET封裝技術(shù)封裝,DirectFET封裝技術(shù)是為把轉(zhuǎn)換損耗最小化和熱穩(wěn)定性最大化從而提高效率和可靠性設(shè)計(jì)的。
---DirectFET封裝技術(shù)通過用電效率和熱效率更高的柵、源、漏極連接代替?zhèn)鹘y(tǒng)MOSFET的引線框和導(dǎo)線接合,幾乎消除了封裝電阻。通常,其他解決方案的封裝電阻高達(dá)產(chǎn)品總Rds(on)的50%。不過,DirectFET明顯降低了這個(gè)比值,因此有好得多的電氣性能。
---DirectFET是一系列為把降低效率、轉(zhuǎn)換頻率和可靠性的電阻、熱阻和寄生電感最小化而設(shè)計(jì)的增強(qiáng)型MOSFET封裝中最新和最成功的。其他選擇還有以用大銅導(dǎo)體增強(qiáng)漏極連接為特色的CopperStrap封裝和為印刷電路板提供高電效率和熱效率路徑的PowerPak技術(shù)。所有這三種封裝在尺寸上都類似普通SO-8功率MOSFET,但DirectFET把CopperStrap和PowerPak的方法體現(xiàn)在了一個(gè)封裝技術(shù)中,而且還多了頂面散熱這個(gè)優(yōu)點(diǎn),這是現(xiàn)有解決方案做不到的。DirectFET的核心特別設(shè)計(jì)了可以直接焊在印刷電路板上的大源極和柵極接點(diǎn)。核心頂面有構(gòu)成漏極連接的銅外殼。
---用這種方式替代導(dǎo)線接合和引線框,封裝電阻降低到150μΩ,而普通封裝電阻約為1.4～1.6mΩ。結(jié)果,功率損耗明顯降低,產(chǎn)生的熱量較少,而且可以通過銅殼和印刷電路板更有效地散熱。的確,利用散熱片和強(qiáng)制空氣冷卻,與采用普通SO-8封裝的可比MOSFET相比,結(jié)溫可以降低多達(dá)50%。
---給銅漏極連接添加散熱片非常容易。可以從圖2看出,圖2示出DirectFET封裝的橫截面。硅核心上的鈍化系統(tǒng)保護(hù)接線終端和柵極結(jié)構(gòu)不會(huì)受潮和玷污。 實(shí)驗(yàn)數(shù)據(jù)要點(diǎn)
---圖3示出48V輸入電壓、220kHz轉(zhuǎn)換頻率下電效率與負(fù)載電流的關(guān)系曲線。DC總線轉(zhuǎn)換器在8V左右的額定輸出電壓下提供20A,相當(dāng)于89W/in3（5.4W/cm3）左右的高功率密度。如圖中所示,轉(zhuǎn)換器效率96%。
---圖4示出在給定的初級MOSFET殼溫下,輸出功率和效率如何隨氣流增大而變化。在典型的系統(tǒng)氣流200 LFM下,板卡可以用48V輸入電壓提供130W以上的功率,效率97.5%。DirectFET封裝技術(shù)的貢獻(xiàn)示于圖5。 <!-- （Artesyn公司供稿） --> |
