---在信息產(chǎn)業(yè)高速發(fā)展的今天,通信產(chǎn)品、計(jì)算機(jī)、消費(fèi)類電子產(chǎn)品（3C）的融合趨勢(shì)已經(jīng)日漸明顯。
---作為信息產(chǎn)業(yè)的基礎(chǔ)之一,存儲(chǔ)器的發(fā)展換代亦處在潮頭浪尖,不揮發(fā)存儲(chǔ)器具有斷電后保存存儲(chǔ)數(shù)據(jù)的特性,將逐步取代現(xiàn)有的存儲(chǔ)器而成為主流。利用鐵電材料電滯回線雙穩(wěn)態(tài)性質(zhì)實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)的鐵電隨機(jī)存儲(chǔ)器(FeRAM)是一種具有巨大前景的新型不揮發(fā)存儲(chǔ)器,其擁有低功耗、快速讀寫、擦寫次數(shù)高等諸多優(yōu)點(diǎn)。鐵電薄膜的制備工藝與傳統(tǒng)集成電路工藝的集成問題,是實(shí)現(xiàn)鐵電存儲(chǔ)器發(fā)展的關(guān)鍵。PZT（鋯鈦酸鉛 [Pb(ZrxTi1-x)O3]）是所最廣泛使用于鐵電存儲(chǔ)器的一種鐵電材料,具有剩余極化較大,原材料便宜,晶化溫度較低的優(yōu)點(diǎn)。 2 鐵電存儲(chǔ)器的結(jié)構(gòu)和原理
 ---2.1 鐵電存儲(chǔ)器的單元結(jié)構(gòu)
---鐵電存儲(chǔ)器的單元電路,與DRAM較為相似,如圖1所示,鐵電材料的存儲(chǔ)電容一端通過一個(gè)MOS管連到位線BL,MOS管的通斷受橫向的字線WL控制;另一端接橫向的驅(qū)動(dòng)線PL。如果這樣的存儲(chǔ)單元成對(duì)出現(xiàn),存儲(chǔ)互為相反的一對(duì)數(shù)據(jù),互為參考,其位線再由靈敏放大器進(jìn)行放大輸出,這樣每個(gè)存儲(chǔ)單元由兩個(gè)MOS管和兩個(gè)鐵電電容組成,為2T2C型單元;如果存儲(chǔ)單元的位線與一參考電壓進(jìn)行比較,由靈敏放大器進(jìn)行放大輸出,這樣每個(gè)存儲(chǔ)單元由一個(gè)MOS管和一個(gè)鐵電電容組成,為1T1C型單元。
--- 2.2 鐵電存儲(chǔ)器的器件結(jié)構(gòu)
  ------------------------
 ---2.3 鐵電存儲(chǔ)器的工作原理
---鐵電材料的電滯回線具有雙穩(wěn)態(tài)特性（見圖4）,成為其進(jìn)行數(shù)據(jù)存儲(chǔ)的基礎(chǔ)。其基本工作原理是,進(jìn)行讀操作時(shí),升高字線電壓使MOS管導(dǎo)通,再使驅(qū)動(dòng)線電壓升高為VCC, 從而存儲(chǔ)電容的不同電荷將部分分配到位線寄生電容中去,于是BL上呈現(xiàn)出不同的電壓,從而鑒別出數(shù)據(jù)。進(jìn)行寫操作時(shí),升高字線使MOS管導(dǎo)通,驅(qū)動(dòng)線加一脈沖,從而將位線上不同數(shù)據(jù)存入鐵電電容的兩個(gè)不同穩(wěn)態(tài)。 3 鐵電存儲(chǔ)器的關(guān)鍵工藝環(huán)節(jié)－H2隔離層技術(shù)
---3.1 鐵電存儲(chǔ)器的H2隔離層的作用
---在集成電路的工藝流程,為了對(duì)器件進(jìn)行鈍化和消除晶體管界面缺陷而進(jìn)行的N2、H2氣氛中的形成性氣體退火是必不可少的。在鐵電存儲(chǔ)器的鐵電電容制作工藝完成之后,這種形成性退火中H2的還原性會(huì)使鐵電薄膜的性質(zhì)大大退化,剩余極化大大減少而漏電流成數(shù)量級(jí)增加,并且,在鐵電電容之上的介質(zhì)絕緣層的淀積和接觸孔的刻蝕過程中,也會(huì)遇到含有H2的氣體。因此,在鐵電電容之上形成一種對(duì)于H2產(chǎn)生隔離作用的介質(zhì)層,對(duì)于保證鐵電存儲(chǔ)器的功能是至關(guān)重要的。這種隔離層應(yīng)具有以下性質(zhì)和作用：（1）隔離還原性氣體H2;（2）阻止PZT中Pb的擴(kuò)散;（3）具有更好的絕緣特性;（4）化學(xué)不活潑性;（5）良好的臺(tái)階覆蓋;（6）較低的工藝溫度。為了提高隔離層的性能,可以用多層薄膜甚至不同材料的多層復(fù)合薄膜來作為鐵電存儲(chǔ)器件的H2隔離層。同樣,與其他鐵電器件一樣,實(shí)現(xiàn)H2隔離層的主要問題集中在工藝集成的過程中。
 ---3.2 用于作為H2隔離層的材料和集成工藝研究
---常用于作為H2隔離層的材料有TiO2、SiON和Al2O3。TiO2是較早被使用的作為鐵電電容之上的H2隔離層和不同材料間的擴(kuò)散阻止層,用淀積的方法制作,厚度大約500A,如圖5。SiON作為H2隔離層材料在鐵電存儲(chǔ)器中被使用,有一個(gè)很大的原因是Si3N4和SiON薄膜在傳統(tǒng)超大規(guī)模集成電路的工藝中被廣泛應(yīng)用,因此用此類薄膜作H2隔離層并不需要開發(fā)新的工藝、材料及設(shè)備,從而大大節(jié)約了工藝成本。采用SiON而非Si3N4作為H2隔離層材料,有以下原因：首先,用等離子增強(qiáng)化學(xué)氣相淀積（PECVD）方法來淀積Si3N4時(shí),會(huì)產(chǎn)生大量的氫,這將對(duì)下面的鐵電電容性能產(chǎn)生極大影響,而淀積SiON并控制其氮、氧比例,使反應(yīng)過程中產(chǎn)生的氫被控制在較少的量,從而使其對(duì)鐵電電容性能 影響有限;其次,Si3N4薄膜的臺(tái)階覆蓋性較差;此外,在PECVD生長(zhǎng)SiON時(shí),反應(yīng)氣體為SiH4、 NH3、N2O,通過改變后兩者的氣體流量比例來控制所生成的SiON薄膜中氮、氧比例,所生成的SiON薄膜的應(yīng)力可以通過調(diào)整N2O氣體流量的速率來控制。采用PECVD方法生長(zhǎng)SiON薄膜,優(yōu)點(diǎn)在于低溫下生長(zhǎng),一般不超過400℃,有利于PZT材料特性的保持和防止Pb擴(kuò)散。但PECVD方法生長(zhǎng)的SiON薄膜致密性較差,需要在其后進(jìn)行N2氣氛中退火。通常當(dāng)選用SiON作為H2隔離層材料時(shí),將采用一種SiO2/SiON/SiO2結(jié)構(gòu)來實(shí)現(xiàn),即在兩層較厚的SiO2介質(zhì)絕緣層中間用一層相對(duì)較薄的SiON薄膜實(shí)現(xiàn)H2隔離功能。這樣,連續(xù)生長(zhǎng)三層介質(zhì)膜,實(shí)現(xiàn)絕緣和隔離作用,三層膜間的界面特性對(duì)于器件最后的性能,影響至關(guān)重要,為了改善這一性能,除了采用SiON替代Si3N4以外,在每層薄膜淀積之后均進(jìn)行一次N2氣氛中退火,使薄膜的原子重新成鍵,增強(qiáng)了致密性并且改善薄膜間界面性質(zhì)。圖6就是采用SiO2(300nm) /SiON(60nm)/SiO2(200nm)的H2隔離層結(jié)構(gòu)。對(duì)于這種SiO2/SiON/SiO2結(jié)構(gòu)的H2隔離層,其覆蓋范圍對(duì)其隔離性能也有著較大的影響,只對(duì)鐵電電容區(qū)域進(jìn)行整體覆蓋的隔離效果最好,H2退火后鐵電電容具有良好的電滯回線;對(duì)鐵電電容和CMOS電路區(qū)域進(jìn)行整體覆蓋的隔離效果其次,H2退火后電滯回線明顯退化,剩余極化有所降低;對(duì)單個(gè)鐵電電容進(jìn)行覆蓋的效果最差,H2退火后電容徹底失去鐵電性。目前用于鐵電存儲(chǔ)器件H2隔離層最為普遍的材料是Al2O3,它所具備的隔離性能相比于前面, 更加良好而穩(wěn)定。目前用于制備Al2O3薄膜的方法常見的有原子層淀積(ALD)和濺射方法。原子層淀積的反應(yīng)原理是將Al(CH3)3水解,這種方法在淀積溫度、應(yīng)力影響、反應(yīng)氛圍等諸多方面更優(yōu),能夠形成極�。�100A左右）并具有良好臺(tái)階覆蓋的Al2O3薄膜,如圖7,這種薄膜致密,具有十分良好的H2隔離性能。另外一種制備Al2O3薄膜的方法是用濺射的方法,用Al2O3靶直接濺射,形成致密的Al2O3薄膜并具備良好的H2隔離性能。
4 總結(jié)
---本文介紹了鐵電隨機(jī)存儲(chǔ)器(FeRAM)的廣闊應(yīng)用前景、工作原理、特點(diǎn)和優(yōu)勢(shì)、單元類型和主要器件結(jié)構(gòu)種類并進(jìn)行了簡(jiǎn)單的比較。簡(jiǎn)單闡述了鐵電存儲(chǔ)器的集成工藝在實(shí)現(xiàn)器件功能方面的重要作用。著重探討了H2隔離層技術(shù)作為鐵電存儲(chǔ)器集成工藝中的重要環(huán)節(jié),其意義和作用。詳細(xì)研究了TiO2、SiON和Al2O3三種H2隔離層材料的各自材料特性和集成工藝的實(shí)現(xiàn)情況,并對(duì)各種材料的優(yōu)缺點(diǎn)進(jìn)行了對(duì)比研究。 參考文獻(xiàn)
1 張武全.鐵電存儲(chǔ)器件的設(shè)計(jì)和工藝研究[D],清華大學(xué)學(xué)位論文,2002
2 Gary F. Derbenwick, Alan F. Isaacson Ferroelectric memory on the brink of breaking through [J]. CIRCUITS & DEVICES JANUARY 2001,pp20－30
3 Kinam Kim, Yoon J. Song. Integration technology for ferroelectric memory devices [J]. Microelectronics
Reliability 43 (2003) pp385-3983 T.Mikolajick, C.Dehm, W.Hartner, et al, FeRAM technology for high density applications [J]. Microelectronics Reliability 41 (2001) pp947-950
4 Kazushi Amamuma, Toru Tatsumi, Yukihiko Maejima, et al, Capacitor-on-metalvia-stacked -plug (CMVP) memory cell for 0.25μm CMOS embedded FeRAM [A]. IEDM98[C],pp363-366
5 Jang-Sik Lee and Seung-Ki Joo, The Role of Grain-Boundary on the Hydrogen-Induced Degradation in Thin-Film Ferroelectric Capacitors [J]. IEEE ELECTRON DEVICE LETTERS, VOL. 23, NO. 9, SEPTEMBER 2002, pp517-519
6 In Seon park, Yeong Kwan Kim, Sang Min Lee, et al, Ultra-thin EBL (encapsulated barrier layer) for ferroelectric capacitor[A]. IEDM97[C], pp617-620
7 Shigeo Onishi, Kazuyuki Hamada, Kazuya Ishihara, et al, A half-micron ferroelectric memory cell technology with stacked capacitor structure[A]. IEDM94[C], pp843-846
8 T. Nakura, H. Mori, N. Inoue, et al, A Hydrogen Barrier Interlayer Dielectric with a SiO2/SiON/SiO2 Stacked Film for Logic-Embedded FeRAMs[A]. IEDM99[C], pp801-804
|
