|
---半導體工業(yè)的推動力之一就是生產(chǎn)工藝的不斷進步,在摩爾定律的驅動下,芯片內(nèi)兩條導線的間距越來越小。
直到130nm工藝時,半導體行業(yè)一直都沉浸在制造工藝不斷進步的繁榮當中。但進入90nm工藝以后,人們才發(fā)現(xiàn)問題遠沒有那么簡單。低k材料和銅線工藝的采用解決了很多問題,但新工藝所帶來的巨大挑戰(zhàn)和超乎人們想像的復雜程度,還是讓許多半導體公司遭受了挫折和損失。
Altera與全球最大的代工商臺積電保持了12年的密切合作,因為臺積電在研發(fā)、生產(chǎn)和質量控制上都居于領先地位,使得Altera在芯片質量、產(chǎn)能和成本上能夠獲得相當大的優(yōu)勢。從2001年5月起,兩家公司每3個月就要生產(chǎn)一些90nm工藝的測試芯片,解決設計和工藝上的問題。
為降低Altera芯片的缺陷密度,臺積電啟動了特別的加速流程,盡管工藝更復雜了,但每個季度可降低25%的缺陷密度,比以前每個季度降低13.5%的記錄差不多提高了一倍。降低缺陷密度的直接好處就是提高了良品率,降低了成本。對大尺寸、高密度的Stratix II來說,十幾個缺陷就會讓一個芯片報廢。Altera巧妙地采用了冗余技術,在FPGA芯片的一側設計了4個冗余列。當芯片有少許缺陷時,可以在生產(chǎn)測試時,用軟件將缺陷列映射到冗余列,從而避免芯片因少數(shù)缺陷就被扔掉。
Altera公司的工藝部副總裁Francois Gregoire透露,臺積電用兩條同樣設備的300mm生產(chǎn)線為Altera生產(chǎn)芯片,可以保證產(chǎn)品的一致性。現(xiàn)在的Stratix II采用的是第7代全銅工藝,Cyclone II則是第8代全銅工藝,兩種芯片都有9個銅層,所提供的豐富布線資源足以應付最復雜的設計。為減小關斷電流、降低待機功耗,Altera在設計中采用了雙預置電壓和雙溝道長度的設計。在需要高性能的部分,采用低電壓和短溝道;在不需要高性能的部分,采用高電壓和長溝道,從而降低這部分電路的待機功耗。
對于一些用量很大的FPGA設計,Altera還可以幫助客戶將FPGA的設計轉換到結構化ASIC,省掉FPGA中的許多冗余電路,大幅度降低芯片的生產(chǎn)成本。盡管在上一代產(chǎn)品上有所落后,但Altera在90nm工藝的產(chǎn)品上已經(jīng)開始領先,訂單源源不斷接踵而來。
|
66821730(技術支持)
