在開發(fā)過程中由于采用高級硬件編程語言→編程器件的設(shè)計(jì)實(shí)現(xiàn)過程,大大縮短了開發(fā)周期,增加了硬件設(shè)計(jì)的靈活性和可移植性,也避免了專用集成電路設(shè)計(jì)的高風(fēng)險(xiǎn)。采用邏輯仿真與后時(shí)序仿真相結(jié)合的驗(yàn)證方法,基本可以保證設(shè)計(jì)的可靠性�；谏鲜鰞�(yōu)點(diǎn),這種開發(fā)方式在中小指集成電路開發(fā)中已得到廣泛的應(yīng)用。尤其是近年來,硬件方面伴隨著微電子工藝的迅速發(fā)展,編程器件的集成度正在成倍增長,越來越多的ASIC單元如微處理器、專用接口等嵌入編程器件中,使其適用范圍更廣;軟件方面EDA開發(fā)商提供了眾多的Ipcore及仿真工具,使得編程過程進(jìn)一步簡化,可靠性也不斷增強(qiáng);在此基礎(chǔ)上SYS On Programmable Chip技術(shù)也開始走向商業(yè)化,為編程器件的發(fā)展提供了更為廣闊的空間。
