| NEC Electronics公司（位于加州的Santa Clara）的研究人員,使用原來(lái)實(shí)現(xiàn)2倍速傳輸?shù)腃MOS晶體管,實(shí)現(xiàn)了4倍速的傳輸。該公司的研究人員在最近舉行的ISSCC會(huì)議上發(fā)表文章,介紹了他們所研制的多路分離器測(cè)試樣品。這個(gè)樣品用常規(guī)的0.18微米工藝技術(shù)制成,能夠在串行連線(xiàn)上,以10 GHz/s的速率進(jìn)行接收與解碼,多路分離器晶體管使用的時(shí)鐘頻率為2.5 GHz。 
使用了時(shí)鐘相位互相相差90°的4個(gè)并連的積分器,對(duì)輸入流進(jìn)行取樣。每一個(gè)取樣窗口跨度為兩比特的輸入流,使用類(lèi)似于便攜式CD播放器中附加取樣變換器所使用的方法進(jìn)行取樣。只要新輸入的比特的值和上一個(gè)比特的值相同,不論所取值是1或是0,輸入的比特值都是確定的。 但是,如果取樣中包含一個(gè)1和一個(gè)0,則累加器中的數(shù)值不變,因此新比特的值不確定。這時(shí)任何一個(gè)積分器的輸出都是一個(gè)模糊的三值邏輯。 這種模糊狀況通過(guò)參考積分器的數(shù)值加以解決。積分器對(duì)于前一相位是開(kāi)放的（參看附圖）。如果,譬如,前面的積分器數(shù)值是1-0或0-1,而且新積分器的數(shù)值為1,則新的結(jié)果為0-1。 對(duì)于有毛病的流1010101010110...,系統(tǒng)將無(wú)法應(yīng)對(duì);但是,這樣一個(gè)流,并沒(méi)有攜帶任何信息。有意義的流必須包括0-0或1-1,一旦出現(xiàn)了上述組合,解碼接著就可以進(jìn)行。 論文中介紹的試驗(yàn)樣片,缺乏時(shí)鐘恢復(fù)機(jī)構(gòu);因此需要外接一個(gè)PLL,以便產(chǎn)生4相時(shí)鐘。該公司聲稱(chēng),利用CMOS技術(shù),采用將來(lái)比較新的工藝技術(shù),傳輸速率可以達(dá)到40吉位/秒。CMOS技術(shù)的優(yōu)勢(shì)在于有更大的可能性,可以在同一芯片上集成規(guī)模巨大的SOC;可以不用采取成本更為昂貴的多芯片解決方案。 |
66821730(技術(shù)支持)
