當(dāng)我們考慮傳輸線輸入阻抗時(shí),U/I模式更為適合,從公式中,我們可以直接得到在傳輸線輸入端的電壓/電流比(即輸入阻抗)。當(dāng)我們考慮快速信號(hào)沿在傳輸線上傳播的影響時(shí),Forward/Reverse模式更合適一些,在第一時(shí)間,電磁波到達(dá)傳輸線終端之前,我們只計(jì)算前向波(不考慮反向波),這樣可以簡(jiǎn)化計(jì)算。無(wú)論使用哪種方法,都可以得到正確的結(jié)果。
高速PCB設(shè)計(jì)技術(shù)
以下介紹常用的高速PCB設(shè)計(jì)技術(shù)：
終端匹配技術(shù)(SCRATCHPAD)
終端匹配技術(shù)是最簡(jiǎn)單而且有效的高速PCB設(shè)計(jì)技術(shù),合理的使用終端匹配技術(shù)可以有效降低信號(hào)反射和信號(hào)振蕩,從而極大地提高信號(hào)的時(shí)序余量和噪聲余量,因而改善產(chǎn)品的故障容限。單端信號(hào)的終端匹配技術(shù)通常包括：驅(qū)動(dòng)端串行連接的終端匹配技術(shù),接收端并行連接的終端匹配技術(shù)、戴維南終端匹配技術(shù)、AC終端匹配技術(shù)、二極管終端匹配技術(shù)等。而更高性能的信號(hào)驅(qū)動(dòng)技術(shù)的使用對(duì)于終端匹配技術(shù)也提出了更高的要求,比如LVDS(低電壓差分信號(hào))器件就要求差分信號(hào)線在滿(mǎn)足單線阻抗匹配的情況下,還要滿(mǎn)足差分阻抗的匹配,這甚至比單線阻抗的匹配更重要。
終端匹配方式和元器件的值也要和電路芯片的驅(qū)動(dòng)能力和功耗結(jié)合起來(lái)考慮。比如接受端下拉到地的匹配電阻的值就必須考慮IOH和VOH的值,也就是說(shuō)必須考慮驅(qū)動(dòng)器的負(fù)載的能力,而不能一味地考慮阻抗的匹配。再比如,當(dāng)網(wǎng)絡(luò)上信號(hào)的占空比大于50%時(shí),匹配電阻應(yīng)該上拉到電源,而當(dāng)網(wǎng)絡(luò)上的信號(hào)占空比小于或者等于50%時(shí),匹配電阻應(yīng)該下拉到地。
Innoveda公司的Scratchpad(如圖1)是一個(gè)高速電路互連設(shè)計(jì)規(guī)劃和設(shè)計(jì)空間探測(cè)工具。Scratchpad可以綜合考慮電路網(wǎng)絡(luò)的方方面面來(lái)評(píng)估不同的終端匹配技術(shù),對(duì)于每一類(lèi)型的終端匹配技術(shù)還可以對(duì)匹配元器件的值進(jìn)行掃描分析,得到一組曲線,設(shè)計(jì)工程師可以從中挑選符合要求最合適的元器件值,同時(shí)Scratchpad 也對(duì)所有的匹配方案進(jìn)行打分,設(shè)計(jì)工程師可以很省事地挑選最高分的匹配方案,而這通常也就是設(shè)計(jì)網(wǎng)絡(luò)最佳的匹配方案。
阻抗控制技術(shù)
所以阻抗控制技術(shù)在高速PCB設(shè)計(jì)中顯得尤其重要。阻抗控制技術(shù)包括兩個(gè)含義：①阻抗控制的PCB信號(hào)線是指沿高速PCB信號(hào)線各處阻抗連續(xù),也就是說(shuō)同一個(gè)網(wǎng)絡(luò)上阻抗是一個(gè)常數(shù)。②阻抗控制的PCB板是指PCB板上所有網(wǎng)絡(luò)的阻抗都控制在一定的范圍以?xún)?nèi)如20~75Ω。
設(shè)計(jì)工程師需要用到傳輸線理論或者借助EDA工具來(lái)實(shí)現(xiàn)阻抗控制。而PCB加工廠商則要依靠先進(jìn)的工藝和高性能的儀器和測(cè)試技術(shù)來(lái)保證阻抗控制技術(shù)的精確性。所以PCB廠商可能需要通過(guò)改變?cè)O(shè)計(jì)中的尺寸和間距來(lái)實(shí)現(xiàn)阻抗控制。
分析和測(cè)量是阻抗控制技術(shù)中很重要的一環(huán),光板測(cè)試尤其重要而且精確。所以PCB設(shè)計(jì)工程師必須在設(shè)計(jì)中制定關(guān)鍵信號(hào)線的阻抗以及允許的誤差,并且密切協(xié)調(diào)PCB加工廠商的工作確保符合所有的設(shè)計(jì)規(guī)范。
阻抗控制的PCB信號(hào)技術(shù)有很多種：嵌入式微帶線、非對(duì)稱(chēng)帶狀線、對(duì)稱(chēng)帶狀線、邊緣耦合帶涂層的微帶線、邊緣耦合非對(duì)稱(chēng)待轉(zhuǎn)線、垂射耦合的帶狀線等。
所以從電路和PCB設(shè)計(jì)工程師的角度來(lái)說(shuō),要根據(jù)系統(tǒng)設(shè)計(jì)要求嚴(yán)格計(jì)算阻抗控制信號(hào)線的幾何尺寸,并且將這些關(guān)鍵的阻抗控制信號(hào)線的阻抗和誤差的要求明確以文檔的方式遞交給PCB加工廠商,并且要求PCB加工廠商遞交實(shí)現(xiàn)和加工測(cè)試的詳細(xì)報(bào)告。對(duì)于設(shè)計(jì)工程師的特定要求,PCB加工廠商通常采取在PCB設(shè)計(jì)拼板的外圍加上測(cè)試卡棒條依據(jù)加工工藝運(yùn)用先進(jìn)的測(cè)試技術(shù)來(lái)調(diào)整關(guān)鍵信號(hào)線的幾何尺寸和間距。
設(shè)計(jì)空間探測(cè)技術(shù)
設(shè)計(jì)空間探測(cè)是應(yīng)用廣泛的的高速設(shè)計(jì)和規(guī)劃技術(shù)。在設(shè)計(jì)的早期階段比如系統(tǒng)設(shè)計(jì)階段、原理圖設(shè)計(jì)階段或者是PCB布線前階段可以使用EDA工具來(lái)考察關(guān)鍵網(wǎng)絡(luò)的匹配方式、匹配元器件值、拓?fù)浣Y(jié)構(gòu)、布線長(zhǎng)度、材料、板層結(jié)構(gòu)等對(duì)信號(hào)完整性的影響。并且通過(guò)多參數(shù)的掃描分析,可以得到符合高速設(shè)計(jì)信號(hào)規(guī)范的設(shè)計(jì)空間。
關(guān)注高速PCB的芯片設(shè)計(jì)技術(shù)
在芯片設(shè)計(jì)中同樣需要關(guān)注高速PCB的設(shè)計(jì)和分析。
高性能的FPGA芯片需要考慮以下與高速PCB有關(guān)的因素：①恰當(dāng)?shù)剡\(yùn)用引腳的可重定位特性,限制高速PCB傳輸線的長(zhǎng)度,從而達(dá)到控制延時(shí)和改善信號(hào)質(zhì)量的目的。②編程引腳的驅(qū)動(dòng)能力,確保驅(qū)動(dòng)能力不要太強(qiáng)。③編程引腳的信號(hào)變化速率,在滿(mǎn)足時(shí)序等方面確保信號(hào)沿的跳變不要太快。④編程引腳的工藝技術(shù),如LVTTL、LVCMOS、LVDS、GTL、GTL+等,這樣可以減少高速PCB板上元器件的使用。
ASIC芯片的設(shè)計(jì)同樣也要關(guān)注高速PCB設(shè)計(jì)方面的情況,突出體現(xiàn)為根據(jù)高速PCB板的要求來(lái)選擇ASIC芯片的I/O緩沖器以及芯片的封裝工藝和技術(shù),SI工程師根據(jù)ASIC加工廠商提供的I/O緩沖器模型以及封裝廠商提供的封裝模型,將ASIC芯片放在高速PCB中進(jìn)行仿真分析,從中選擇符合ASIC功能要求、高速PCB性能要求、成本和成品率等綜合因素的解決方案。
板級(jí)、系統(tǒng)級(jí)EMC設(shè)計(jì)技術(shù)
目前可行的EMC設(shè)計(jì)技術(shù)包括EMC專(zhuān)家系統(tǒng)和EMC設(shè)計(jì)規(guī)則。企業(yè)內(nèi)部建立一整套可行的EMC設(shè)計(jì)規(guī)則,這些規(guī)則可能是以文檔檢查列表的方式給出,再由工程師去仔細(xì)檢查設(shè)計(jì)的電路圖,或者PCB版圖確保沒(méi)有任何的規(guī)則違反。也有可能將這些設(shè)計(jì)規(guī)則編程到EMC專(zhuān)家系統(tǒng)中,由EDA工具來(lái)自動(dòng)檢查。
以下是幾個(gè)這樣的設(shè)計(jì)規(guī)則實(shí)例：
關(guān)于平面層尺寸的規(guī)則 電源層四周應(yīng)該比地層縮進(jìn)20倍兩個(gè)平面層之間距離的尺寸,確保設(shè)計(jì)系統(tǒng)更好的EMC性能。
關(guān)于平面分割的規(guī)則 地平面不要分割,高速信號(hào)線如果要跨電源平面分割,應(yīng)該緊靠信號(hào)線放置幾個(gè)低阻抗的橋接電容。
關(guān)于匹配元器件位置的規(guī)則 源端匹配器件應(yīng)該盡量靠近驅(qū)動(dòng)器。末端匹配器件應(yīng)該盡量接收端。如果網(wǎng)絡(luò)不是簡(jiǎn)單的菊花鏈,那么匹配元器件的位置和匹配值應(yīng)該由SI工具分析確定。
建立企業(yè)內(nèi)部的SI部門(mén)
信號(hào)完整性部門(mén)的設(shè)立可大可小,依具體情況而定。最小的規(guī)�？赡苁窃O(shè)計(jì)小組中的一個(gè)工程師來(lái)運(yùn)作信號(hào)完整性設(shè)計(jì)和分析。也有的大公司SI部門(mén)的工程師可能多達(dá)100人。通常認(rèn)為SI部門(mén)應(yīng)該具備三種職能：①SI部門(mén)應(yīng)該有專(zhuān)門(mén)的SI軟件高手,負(fù)責(zé)SI工具的日常維護(hù)、SI工具與設(shè)計(jì)方法和設(shè)計(jì)流程的集成以及培訓(xùn)新人。這些SI軟件高手必須熟悉設(shè)計(jì)和布局布線過(guò)程使用的所有工具,并且是企業(yè)內(nèi)部使用的SI分析和設(shè)計(jì)工具的專(zhuān)家。②SI部門(mén)應(yīng)該有專(zhuān)人來(lái)支持仿真分析過(guò)程中使用的庫(kù)文件,包括同器件廠商的溝通、從別的渠道收集、整理、驗(yàn)證、歸檔和發(fā)布元器件仿真庫(kù)。③SI部門(mén)還應(yīng)該有專(zhuān)門(mén)的高速PCB設(shè)計(jì)專(zhuān)家。一旦設(shè)計(jì)工程師遇到SI的問(wèn)題,這些專(zhuān)家就應(yīng)該立即幫助他們找到可行的解決方案。這些設(shè)計(jì)專(zhuān)家最好有模擬電路、RF電路、微波電路和電磁場(chǎng)方面的背景。
總之,高速PCB的設(shè)計(jì)是今天系統(tǒng)設(shè)計(jì)領(lǐng)域面臨的嚴(yán)肅挑戰(zhàn),無(wú)論是設(shè)計(jì)方法、設(shè)計(jì)工具、還是設(shè)計(jì)隊(duì)伍的構(gòu)成以及工程師的設(shè)計(jì)思路,都需要積極認(rèn)真地去應(yīng)對(duì)�！�
參考文獻(xiàn)
1.High-Speed Digital Design: A Handbook of Black Magic. Howard W. Johnson and Martin Graham. Prentice Hall, 1993: ISBN 0-13-395724-1
2.Termination techniques for high-speed buses. Karthik Ethirajan and John Nemec, PhD, Califonia Micro Devices
3.Innoveda公司ePD2.0高速電路互連規(guī)劃與設(shè)計(jì)空間探測(cè)工具Scratchpad使用手冊(cè)
