|
進入21世紀后，人類社會已全面進入信息時代，信息產(chǎn)業(yè)成為了現(xiàn)代社會最重要的支柱和最主要的產(chǎn)業(yè)，伴隨著半導體技術(shù)、數(shù)字信號處理技術(shù)及通信技術(shù)的飛速發(fā)展，A/D、D/A轉(zhuǎn)換器近年也呈現(xiàn)高速發(fā)展趨勢，而隨著高速、高精度A/D轉(zhuǎn)換器（ADC）的發(fā)展，尤其是能直接進行中頻采樣的高分辨率數(shù)據(jù)轉(zhuǎn)換器的上市，對穩(wěn)定的采樣時鐘的需求越來越迫切，隨著通信系統(tǒng)中的時鐘速度邁入GHz級，相位噪聲和時鐘抖動已成為模擬設(shè)計中必須要考慮的因素。
數(shù)據(jù)轉(zhuǎn)換器的主要作用要么是由定期的時間采樣產(chǎn)生模擬波形，要么是由一個模擬信號產(chǎn)生一系列定期的時間采樣。因此，采樣時鐘的穩(wěn)定性十分重要，從數(shù)據(jù)轉(zhuǎn)換器的角度來看，這種不穩(wěn)定性（亦即隨機的時鐘抖動），會在模數(shù)轉(zhuǎn)換器何時對輸入信號進行采樣方面產(chǎn)生不確定性，在高速系統(tǒng)中，時鐘或振蕩器波形的時序誤差會限制一個數(shù)字I/O接口的最大速率，不僅如此，它還會增大通信鏈路的誤碼率，甚至限制A/D轉(zhuǎn)換器（ADC）的動態(tài)范圍，數(shù)據(jù)轉(zhuǎn)換器要想獲得最佳性能，恰當?shù)剡x擇采樣編碼時鐘是極為重要的。
ADC電路
近年來，國外對高速A/D轉(zhuǎn)換器的研究最為活躍，并在基本的Flash結(jié)構(gòu)上出現(xiàn)了一些改進結(jié)構(gòu)[2]，如分區(qū)式分級（Subranging）電路結(jié)構(gòu)（如half-flash結(jié)構(gòu)、Pipelined、Multistage結(jié)構(gòu)、Multistep結(jié)構(gòu)）。實際上，他們是由多個Flash電路結(jié)構(gòu)與其他功能電路采用不同形式的組合而成的電路結(jié)構(gòu)，這種結(jié)構(gòu)可彌補基本Flash電路結(jié)構(gòu)的缺陷，是實現(xiàn)高速、高分辨率A/D轉(zhuǎn)換器的優(yōu)良電路設(shè)計技術(shù)，這種結(jié)構(gòu)在逐步取代歷史悠久的SAR和積分型結(jié)構(gòu)，另外還有一類每級一位（bit-per-stage）電路結(jié)構(gòu)，在它的基礎(chǔ)上進一步改進，就得到一種稱為 Folding（折疊式）的電路結(jié)構(gòu)（又稱為Mag Amps結(jié)構(gòu)）這是一種Gray碼串行輸出結(jié)構(gòu)，這些電路設(shè)計技術(shù)為高速、高分辨率，高性能A/D轉(zhuǎn)換器的發(fā)展起到了積極的推動作用。
另外，在高分辨率A/D轉(zhuǎn)換器電路設(shè)計技術(shù)中，Σ-Δ電路結(jié)構(gòu)是目前很流行的一種電路設(shè)計技術(shù)，這種電路結(jié)構(gòu)不僅在高分辨低速或中速A/D轉(zhuǎn)換器方面將逐步取代SAR和積分型電路結(jié)構(gòu)，而且這種結(jié)構(gòu)同流水線結(jié)構(gòu)相結(jié)合，有望實現(xiàn)更高分辨率、和更高速的A/D轉(zhuǎn)換器。
時鐘占空比穩(wěn)定電路
隨著新時期武器裝備中電子系統(tǒng)功能的不斷擴大及性能的不斷提高，電子系統(tǒng)的復雜程度也不斷增加，為了保證電子系統(tǒng)的數(shù)據(jù)采樣、控制反饋和數(shù)字處理的能力和性能，現(xiàn)代軍用電子系統(tǒng)對A/D轉(zhuǎn)換器的要求也越來越高，尤其是軍事數(shù)據(jù)通訊系統(tǒng)，數(shù)據(jù)采集系統(tǒng)，對高速、高分辨率A/D轉(zhuǎn)換器的需求在不斷增加，時鐘占空比穩(wěn)定電路作為高速、高精度A/D轉(zhuǎn)換器的核心單元，對轉(zhuǎn)換器的信噪比（SNR）和有效位（ENOB）等性能起至關(guān)重要的作用，因此要保證高速、高精度 A/D轉(zhuǎn)換器的性能，必須首先保證采樣編碼時鐘具有合適的占空比和很小的抖動，因此，開展時鐘占空比穩(wěn)定電路的研究十分需要。
由于時鐘占空比穩(wěn)定電路是高速、高精度A/D轉(zhuǎn)換器的核心單元，而單獨的時鐘占空比穩(wěn)定電路產(chǎn)品幾乎沒有，只有在高速、高精度A/D轉(zhuǎn)換器中才有報道， ADI公司產(chǎn)品與其他公司產(chǎn)品相比之所以能提高采樣性能，主要得益于對DCS（duty cycle stabilizer）電路的改進，DCS電路負擔著減小時鐘信號抖動的作用，而采樣時序就取決于時鐘信號，各家公司過去的DCS電路只能將抖動控制在 0.25ps左右，而高性能新產(chǎn)品AD9446和LTC2208則可將抖動降低到50fs左右，通常降低抖動就能夠改善SNR，從而提高有效分辨率（ENOB：有效比特數(shù)），并在達到16比特量子化位數(shù)的同時，能實現(xiàn)100Msps以上的采樣速率，如果不控制抖動就提高采樣速率，則會降低ENOB，且無法獲得希望的分辨率，也無法提高量子化位數(shù)，DCS電路隨著高性能A/D轉(zhuǎn)換器的發(fā)展，可向更高速度，更小抖動和穩(wěn)定方向發(fā)展，表1所列為國外A/D 轉(zhuǎn)換器中時鐘占空比穩(wěn)定電路的主要技術(shù)和參數(shù)指標。
事實上，至今為止，AD公司的60fs的抖動已經(jīng)是最小的了，現(xiàn)在孔徑抖動一般控制在1個ps左右，高于這個數(shù)甚至高達幾十個ps的抖動實際上已經(jīng)沒有多大的意義了。 | 
66821730(技術(shù)支持)
