實(shí)時(shí)時(shí)鐘中斷
OS 計(jì)時(shí)器中斷
外設(shè)中斷
外部喚醒信號(hào)
一旦識(shí)別出已啟動(dòng)的喚醒事件，微處理器就會(huì)開始執(zhí)行從斷電狀態(tài)喚醒的一系列步驟。圖 3 所示為處理器從斷電模式蘇醒的一般流程。
CPLD 設(shè)計(jì)
操作模式是在微處理器空閑特定時(shí)長后啟用。微處理器在接收到已啟動(dòng)的中斷時(shí)會(huì)響應(yīng)該中斷請求。處理器在響應(yīng)中斷請求時(shí)會(huì)以運(yùn)行或正常模式操作。減少對(duì)處理器的中斷請求數(shù)可延長處理器處于節(jié)電狀態(tài)的時(shí)間。理想情況下，如果沒有任何需要執(zhí)行的指令，微處理器就會(huì)永遠(yuǎn)保持節(jié)電模式。插入響應(yīng)和處理系統(tǒng)中斷的外部器件可以減少處理器的操作任務(wù)。通過讓微處理器保持盡可能長的斷電模式，可顯著降低功耗。
使用低功耗可編程邏輯器件來輔助微處理器可以降低系統(tǒng)功耗并延長系統(tǒng)電池壽命。業(yè)界最新的 CPLD 產(chǎn)品可同時(shí)實(shí)現(xiàn)高性能和低功耗。典型低功耗 CPLD
